【技术专辑】PLL倍频:瞬态响应和频率合成

添加反馈分频器是否会影响锁相环(PLL)瞬态响应?我们将在本文中查看此问题和其他频率倍增主题。

 

支持信息

 

锁相环到底是什么?

 

如何模拟锁相环

 

了解锁相环瞬态响应

 

如何优化锁相环的瞬态响应

 

•设计和仿真优化的锁相环

 

了解PLL应用:倍频

 

在前一篇关于倍频的文章中  ,我们看到锁相环可以产生频率高于输入(AKA参考)信号频率的输出波形。这是通过在反馈回路中包括分频器来实现的。

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

该高频信号从输入波形“继承”期望的特性(即,频率精度和随时间和温度的稳定性)。因此,低质量压控振荡器与高质量(但低频)参考信号相结合,可以产生高质量的高频波形。

 

回到瞬态响应

 

我们已经讨论了PLL瞬态响应,更具体地说,我们已经讨论了如何设计具有理想阻尼比的PLL。下图给出了一个PLL控制电压的示例,该电压能够在最终值上快速平滑地稳定下来:

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

下图显示了完全相同电路的控制电压,除了我在反馈环路中增加了一个二分频计数器。

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

这看起来并不可怕,但确实发生了一些变化。此外,控制电压未达到稳定状态 - 您可以看到纹波幅度的周期性变化。

 

如果我们放大并查看输入和输出波形,很明显我们有一个更严重的问题:

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

输出频率(fout)绝对不是输入频率的两倍(fin)。这里的问题是VCO的初始控制电流不足以接近2fin; 换句话说,控制电压不可能将VCO频率一直调整到2fin。

 

所以我们需要做的第一件事就是将当前源的偏移量加倍; 这会带来所述初始控制电流以产生一个fin附近的fout。

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

如以下两个图所示,PLL现在运行良好。瞬态响应表现出良好的阻尼,fout = 2fin。

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

 【技术专辑】PLL倍频:瞬态响应和频率合成

倍频,乘倍增益

 

不幸的是,最后一组模拟已经欺骗了我们。PLL运行良好,但这仅仅是因为乘法因子(用N表示)是如此之低。当N = 2时,瞬态响应仍然很好,但是如果我们添加更多的二分频计数器以使N = 8,则隐藏的问题会显露出来:

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

这绝对不是我称之为临界阻尼的瞬态响应。事实上,看起来PLL永远不会实现锁定。但是,如果我们退后一步并考虑分频器的效果,这确实不足为奇。我们从之前的文章中知道阻尼比受K的影响,我将其描述为系统的总增益,即相位检测器的增益乘以VCO的增益。但是更准确地描述K是“循环”增益,反馈路径当然是循环的一部分。

 

在基本的PLL中,反馈路径对K没有影响,因为它只是一个直接连接; 因此,K = K ×K VCO。但是现在我们在反馈路径中有一个分频器,这样整体增益就变成了

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

这里的底线是我们不再具有良好的阻尼比,因为环路增益已经改变。幸运的是,补救措施很简单:我们将VCO(或PD)增益乘以N以补偿N的除法。正如您在新的控制电压图中所看到的,已经恢复了理想的瞬态响应。

 

 【技术专辑】PLL倍频:瞬态响应和频率合成

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

频率灵活性

 

在这一点上,我们很清楚如何使用PLL倍增输入频率以及如何修改电路,以便频率“增益”不会破坏我们的瞬态响应。但是,目前,系统的功能受到一定限制。

 

假设我们在高质量的1 MHz晶体振荡器上花了很多钱,然后设计了一个神奇的PLL,以便我们可以从这个参考时钟产生各种频率。但是,在反馈路径中只有一个分频器,频率选项相当有限:2 MHz,3 MHz,4 MHz等。实际上,如果我们使用级联二分频触发器实现分频,我们限于2 MHz,4 MHz,8 MHz等。

 

这在某些应用中可能是可以接受的,但如果您需要更大的灵活性,可以在相位检测器前面加一个分频器:

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

现在我们有N INPUT和N FEEDBACK。PLL的输入频率变为f REFERENCE / N INPUT,然后将该频率乘以N FEEDBACK。从而,

 

【技术专辑】PLL倍频:瞬态响应和频率合成

 

如您所见,我们现在能够将参考频率乘以分数而不仅仅是整数。

 

您可能已经听过“小数N分频PLL”这个术语,如果您假设这是指上面所示的除法 - 乘法结构,那将是完全可以理解的。但事实并非如此。小数N分频PLL基于一种更复杂的技术,其中分频器值在N和N + 1之间变化,从而产生等于N加上分数的平均分频器值。该过程导致VCO频率的不期望的调制,但是这种调制的负面影响可以通过随机化和噪声整形来减轻。

 

 

总结

 

我们讨论了频率“增益”对PLL瞬态响应的影响,我们发现通过增加VCO增益可以恢复适当的阻尼比。关于频率合成,我们现在知道分频器(放置在相位检测器之前)可以扩展我们的倍频选项。我们完成了对分数N架构的简要说明。也许我们将来会仔细研究小数N分频PLL; 老实说,当我准备好解决这个话题时,我可能会在PLL文章上被烧毁。

 

如果您想自己做一些PLL实验,可以通过下载我的LTspice原理图(只需单击橙色按钮)来节省一些时间。

 

  • 【技术专辑】PLL倍频:瞬态响应和频率合成已关闭评论
    A+
发布日期:2019年03月03日  所属分类:参考设计