【技术专辑】直接数字式频率合成器中相位截断的基础知识

本文将讨论直接数字式频率合成器中的相位截断。

 

在我们之前的一篇文章  “你需要了解的有关直接数字合成的一切”中,我们看到直接数字式频率合成器(DDS)使用累加器和查找表(LUT)来产生正弦曲线的数字化样本。累加器生成输出正弦波的相位参数,LUT执行相位 - 幅度转换。

 

在本文中,我们将讨论在实践中,相位累加器的输出应在被传递到LUT之前被截断。我们还将简要回顾这种相位截断对DDS输出光谱纯度的影响。

 

DDS的基本操作

 

假设我们想要生成数字化的正弦曲线。由于正弦波是周期性信号,我们可以将一个周期的样本存储在存储器中,并使用这些样本生成任意数量的周期。图1显示了采用模拟正弦波的一个周期的16个样本的示例。使用这些样本,我们可以生成所需的周期信号。实际上,图1中所示的时域采样相当于量化正弦波的相位参数。 

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图1

 

在该示例中,使用16个不同的级别来量化从0到2π的范围2π。

 

该相位量化在图2中使用三角单位圆圈示出。

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图2

 

现在,假设我们将这16个样本存储在ROM中并使用具有周期的时钟信号Tclk按顺序读取样本。每个样本将持续一个Tclk,因此,需要16×Tclk才能产生一个正弦曲线周期。如您所见,生成的正弦频率将为【技术专辑】直接数字式频率合成器中相位截断的基础知识

 

注意,对于给定的时钟频率,我们可以通过改变使用的采样数来改变输出频率。例如,如果我们从图1的可用16个样本(每隔一个样本)中顺序读取8个等间距样本,则输出频率将增加到 【技术专辑】直接数字式频率合成器中相位截断的基础知识。在这种情况下,我们正在阅读图1中的每个其他示例,换句话说,产生 【技术专辑】直接数字式频率合成器中相位截断的基础知识,我们使用 【技术专辑】直接数字式频率合成器中相位截断的基础知识的相位增量在表示从0到2π的范围的离散水平之间; 然而,对于 【技术专辑】直接数字式频率合成器中相位截断的基础知识,离散电平之间的相位增量增加到【技术专辑】直接数字式频率合成器中相位截断的基础知识

 

这是DDS的基本思想:我们在ROM中存储相对大量的样本,并以适当的相位增量顺序读取样本,以产生存储波形的不同频率。基于此讨论,我们获得了DDS的基本框图,如图3所示。

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图3

 

 如您所见,正弦的 【技术专辑】直接数字式频率合成器中相位截断的基础知识个样本存储在查找表(LUT)中。 LUT的地址输入连接到称为“相位累加器”的块。“相位累加器”只是一个加法器,后跟一组n个寄存器。如图所示,注册输出用作加法器的输入。 因此,对于每个时钟边沿,存储在寄存器组中的值将增加Δθ的值。通过这种方式,我们可以控制从LUT读取的样本数量,并且我们将能够控制输出正弦波的频率。扩展上面讨论的简单示例,我们可以找到DDS的输出频率为

 

【技术专辑】直接数字式频率合成器中相位截断的基础知识

 

DDS的频率分辨率

 

等式1表明DDS的输出频率是 【技术专辑】直接数字式频率合成器中相位截断的基础知识的整数倍。用最小可能值代替相位增量,即Δθ= 1,我们得到DDS的频率分辨率为

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

公式2。

 

公式2表明,对于给定的fclk,只能通过增加n来提高频率分辨率。这就是为什么需要带有大型蓄能器的DDS的原因。例如,使用n = 48的累加器,ADI公司的AD9912可以提供大约3.6 Hz的频率分辨率,同时以fclk= 1GHz工作。

 

阶段截断

 

大型累加器可以产生任意小的频率调谐分辨率; 然而,对于图3所示的结构,大型累加器要求使用不切实际的大LUT。为了避免这个问题,我们通常会截断累加器的输出。如图4所示。

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图4

 

“量化器”接受累加器的n位输出,并仅将p个最高有效位(MSB)应用于LUT。如果我们要丢弃一些LSB并仅将p MSB应用于LUT的地址输入,您可能想知道为什么我们首先使用大型累加器?

 

为了获得更好的洞察力,让我们在图2的相位量化中再增加两位,但在转到LUT时丢弃这两个附加位。 我们的六位累加器的相位量化如图5所示。在该图中,红色圆圈表示由累加器的四个MSB实现的相位量化电平,因此,两个相邻红色圆圈之间的相位差为 【技术专辑】直接数字式频率合成器中相位截断的基础知识

 

如您所见,黑点将两个连续红色圆圈之间的每个弧分成四个不连续的级别。 这些黑点对应于累加器的两个LSB。 两个相邻黑点之间的相位差是【技术专辑】直接数字式频率合成器中相位截断的基础知识 。 现在,假设累加器在图4中被重置为零并且【技术专辑】直接数字式频率合成器中相位截断的基础知识.从累加器输出连续获得的离散电平将如图5的三角形所示。 

 

【技术专辑】直接数字式频率合成器中相位截断的基础知识

图5

 

请注意,三角形在对应黑点时为黑色,在与红色圆圈重合时为红色。累加器复位为零时,起点如图所示。

 

在下一个时钟沿,累加器输出将为3。 正如你所看到的,这不到第一个红圈。 因此,传递给LUT的值将对应于存储在LUT中的第一个样本(就像我们处于“开始”点时一样)。 因此,截断过程导致此时的相位误差为【技术专辑】直接数字式频率合成器中相位截断的基础知识 。该相位误差将导致幅度误差,因为LUT将输出对应于“起始”点的样本。

 

在下一个时钟边沿,累加器将增加另外三个,我们将达到【技术专辑】直接数字式频率合成器中相位截断的基础知识 指定的点。 在这种情况下,截断的相位值将指向存储在存储器中的第二个样本。 这次,相位误差将是【技术专辑】直接数字式频率合成器中相位截断的基础知识

 

这个过程将继续,并且在再添加两次之后,我们将达到4×Δθ的点。 该点的三角形以红色显示,因为它对应于从累加器的四个MSB获得的离散水平。 此时,截断不会导致相位错误。

 

这个例子强调了三点:首先,无论我们是否执行相位截断,大型累加器都会增加频率调谐分辨率。 实际上,对于给定的fclk和Δθ,较大的累加器将需要更多的时间来溢出并且将产生更高的分辨率频率。

 

其次,由于我们截断累加器输出,传递给LUT的相位信息可能会遇到一些错误。 但是,此错误的最大值可能受截断后保留的累加器位数的限制。 可以将该有限相位误差设想为时基抖动。 当我们增加图4中的p时,LUT的深度将增加,但由于相位截断导致的最大误差将减小。

 

总结这两点,我们以一些相位误差为代价来提高DDS的频率分辨率。这是一个有趣的想法,主要是因为我们可以通过将足够数量的累加器位传递给LUT来限制相位误差的最大值。

 

第三点,可以证实截断引起的相位误差是周期性的。 在讨论的例子中,我们看到前四次加法的相位误差是 【技术专辑】直接数字式频率合成器中相位截断的基础知识和零。您可以验证是否会为下一次添加重复此序列的错误术语。

 

阶段截断杂散

 

相位截断的周期性误差导致DDS输出信号幅度的周期性误差。在输出频谱中,周期性幅度误差产生不希望的频率分量,称为相位截断杂散。相位截断杂散的大小和分布取决于三个参数:

 

1. 累加器的大小(n)

 

2. 传递给LUT的累加器位数(p)

 

3. 相位增量值(Δθ)

 

分析杂散的大小,特别是分布是非常复杂的。您可以在本书的第10.3.3节中找到分析摘要。在这里,我们只会检查幅度分析的结果。根据该分析,相位截断杂散的最大幅度比所需输出的幅度低约6.02p分贝。例如,当p = 8时,最大杂散将比DDS的期望输出低约48 dB。如图6所示。

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图6. DDS输出频谱,fout = 0.022 Hz,n = p = 8,并且l = 12。 图片由Xilinx提供。

 

值得注意的是,在基本DDS结构中可以识别出两种类型的量化:1-上面讨论的相位量化和2-幅度量化,它对应于用于表示LUT中正弦波样本的位数。例如,通过增加图4中的l,我们可以更好地逼近正弦曲线样本。

 

有趣的是,图6中显示的最大杂散水平取决于LUT的深度,即p,而不是其宽度(l)。例如,如果我们使用l = 16位来表示正弦波的每个样本并且保持图6中所示的模拟的其他参数不变,则最大杂散水平将再次低于DDS的期望输出48dB。如图7所示。

 

 【技术专辑】直接数字式频率合成器中相位截断的基础知识

图7. DDS输出频谱,fout = 0.022Hz,n = p = 8,并且l = 16。 图片由Xilinx提供。

 

总结

 

大型累加器可以产生任意小的频率调谐分辨率; 然而,这将要求使用不切实际的大LUT。为了避免这个问题,我们通常会截断累加器的输出。在这种情况下,我们以某些相位误差为代价提高DDS的频率分辨率。这是一个有趣的想法,主要是因为我们可以通过将足够数量的累加器位传递给LUT来限制相位误差的最大值。

 

相位截断的误差是周期性的,并导致不希望的频率分量称为相位截断杂散。相位截断杂散的最大幅度比所需输出的幅度低约6.02p分贝。例如,当p = 8时,最大杂散幅度将比DDS的期望输出低约48 dB。

  • 【技术专辑】直接数字式频率合成器中相位截断的基础知识已关闭评论
    A+
发布日期:2019年03月04日  所属分类:参考设计