对那些有兴趣转向cot设计流程的公司来说，不断丰富的cot(客户拥有加工工具)库和ip(知识产权)已经降低了他们的进入门坎。与asic供应商相比，cot模式能帮助设计公司生产出成本大幅降低的产品，因为asic供应商的开销很大，但cot模式本质上要求设计人员重新创建或外包许多功能，而传统上这些功能应由asic供应商自己完成以将ic投入生产。
通过利用cot模式的灵活性来优化你的技术解决方案和将所需的开销降至最低，cot模式的成本优势可以得到最大程度的发挥。但一个设计团队在转向cot设计之前，他们需要考虑新的后端制造问题，而且必须评估成本模型。管理与制造、封装、组装和测试有关的各种出带后技术、质量和后勤问题，将极大地增加采用cot模式的系统级芯片(soc)设计的运作复杂性。
asic与cot之间的最大差别是：asic供应商不能提供在封装、制造和测试等阶段的许多灵活性，并把所有的开销包含在成品的最终成本报价中；而cot则要求客户自己处理后端流程的所有事项。
传统上，asic供应商会提供一份封装选项目录供客户选择。每种封装一般都有最大和最小两种裸片尺寸，而且客户在出带(tapeout)前要提交一份邦定图案以供批准。将选项限制在少数几个范围以内能简化asic供应商的封装选择目录、测试以及与交货时间有关的后勤工作。
新兴的基于衬底的封装(如球栅阵列(bga))已经将cot用户选用封装类型的灵活性提高到了一个新的水平。例如，228球与231球封装之间的成本差异实际上很小，但衬底的形体大小和厚度(层数)会显著影响产品的总成本。因此，cot设计团队应该与其封装/组装公司合作设计最佳的封装解决方案，以满足其技术和经济上的需求。
这项工作通常与芯片的物理设计同时进行。封装设计的灵活性允许裸片得到优化，并能减少物理设计时间，因为裸片不必一定要适合某种预先限制的现有封装。塑料bga的典型封装和加工工具成本约为1万美元。由于定制一种塑料bga的成本相对较低，因此标准bga几乎是不存在的。
asic供应商有严格的测试指南，它限制了测试向量的数量和构造。通常，他们会根据预算定出某一设计团队能提供的测试向量数，而且他们会提供屏蔽工具，以确保生成更低风险的测试向量。cot能提供更多的灵活性，但相应地需要做更多的工作。无论你是在公司内部完成工程或生产测试还是简单地外包它们，cot都允许你充分利用现代测试仪的功能。如果外包生产测试，那么设计公司至少在出带前三个月需要选择好一家测试公司和一个目标测试仪平台。如果你外包测试开发，那么我们推荐你就近与具备测试开发能力的公司一道合作。如果设计团队位于美国，而测试开发小组在韩国、新加坡或台湾地区，那么这将非常难于管理。
在另一方面，就生产测试而言，许多公司希望他们的组装/测试提供商与其晶圆代工厂一样位于同一个国家，以便最大程度地减少将材料从一个国家运往另一个国家所造成的物流延迟。首先，确定能满足你的技术要求的测试仪范围。不同的测试仪具备不同的测试功能，如高速时钟和i/o、混合信号功能、存储器容量和i/o通道数等。其次，根据以下两个指标对测试仪进行排名，即测试仪的每小时使用成本和测试合同商提供的总测试能力(测试仪数量)。你将需要选择能够满足技术、容量和成本需求的测试平台。多点测试能力(如并行测试2或4个器件)能够提高昂贵测试仪的经济性。一旦选定测试平台，设计团队应该决定在晶圆分拣和最终测试时一块集成电路在不同测试时间(例如5秒与10秒)下的每单元测试成本。
ic成本模型应该为测试编制适当的成本预算。例如，成本模型可以为晶圆分拣分配25美分，为最终测试分配40美分。设计人员需要在满足经济约束和质量目标的前提下自顶向下地制定测试计划。
在asic模式中，工程人员一般仅根据总的向量预算和一些测试指南进行工作，而这可能无法满足设计人员的质量目标。测试开发应当以一个优秀的测试计划和良好的可测性设计实践为开端。测试计划应该以达到百万分之一的缺陷率(dpm)作为质量目标，并定义在给定测试时间下如何达到dpm。例如，你能在高频率下运行测试向量，以尽可能地缩短测试时间。与此相反，你的asic供应商可能会限制你在10mhz以上运作。因此，对于各种不同的测试要素(如边界扫描、存储器内置自测试、扫描、线速测试和模拟测试等)应该指定明确的测试时间目标。
此外，cot向量不一定需要遵循“超同步”指南，
