高密度薄膜和多芯片封装有很多优点，但以前过高的生产成本限制了它的应用。本文介绍一种新型制作工艺，可以用较低的成本实现多芯片封装件的大批量生产。
不久以前，高密度薄膜和多芯片封装(mcp)还被认为只是一种用于太空、军事、高端服务器以及大型主机等系统的新型技术,这种技术可以减小最终封装件及系统的尺寸和重量、减少故障提高可靠性、使用更短和负载更轻的信号线增加速度并使系统具有良好的热性能。
如今，薄膜mcp的各种优点已能够在价格低廉的商用和消费类产品中得以实现，为批量生产而开发的低成本流水线薄膜生产工艺使这项技术由实验室进入到了工厂。这种新工艺采用硅片覆膜高密度互连基板，对于装配车间来说看上去感觉就像是另一个芯片一样。它把用不同工艺制造的器件集成在一个封装内，在功能上满足市场快速变化的要求，并在不改变封装引脚尺寸的前提下提高设计的性能。
大批量mcp应用
目前strand interconnect公司每周要向位于德国慕尼黑的亿恒科技公司(infineon technologies)交付28万块基片，该产品采用52脚塑料双列直插(pdip)封装，用于消费类产品。它包含一个微控制器和一个快闪裸片，在一块两层薄膜基底上用引线连在一起。电源和接地采用“粗”线，信号线很短，所以不需要控制阻抗。
该项设计的成功之处在于最终封装成本低、样品制作快以及基片能够大批量供应，很多人都无法相信可将一个52脚pdip用作高技术多芯片模块(mcm)，这在如今对价格敏感的市场上的确是一个非常好的低成本解决方案。选用硅基底薄膜技术可以使用现成的冲压引线框、标准的晶圆背磨、划片和锯片设备、标准贴放工具以及经过验证的贴片工艺，从而使得组装更为容易。与其它薄膜基底、高温共烧陶瓷(htcc)、低温共烧陶瓷(ltcc)和bt基载体相比，使用hdi/薄膜基底的最终封装件成本最低。
这种特殊设计原本使用系统级芯片(soc)结构，将程序固化在集成的rom内，但由于oem的软件工程师在量产前无法得到无错误软件的最终版本，迫使oem只能选一种可重编程的型号用于批量生产，而使用不太容易大批量生产的嵌入式闪速存储器工艺。用嵌入式闪速存储器工艺将使设计比标准闪速存贮器大，另外对新工艺进行调整也会使产量低于预期值，所以最终还是采用更为有效的封装方式，即在一个硅基片上放两个芯片。
薄膜工艺流程
首先在一个200mm(8英寸)晶圆上作4个铝层(两个互连层和两个电源层)，中间用苯环丁烯(bcb)绝缘层隔开。电源层金属溅射厚度为1μm，信号层为3μm，溅射的铝符合半导体规范要求(含0.5%铜)，线宽为20μm，线距为25μm，电源层之间介质厚度为３μm，信号层之间为７μm。bcb的介电常数很低，只有2.65，耗散因子也低至0.0008。对于速度为10ghz的信号，它的性能有点类似陶瓷，但频率再高上去其性能就开始下降，在95ghz时1cm线上会有3db衰减。因为金属层很薄，所以存在一定的直流电阻，约为5ω/cm，这一点在设计时要考虑到，远端应用应使用较短的布线，但它对改善系统内的耗散噪声有一定帮助。设计中使用的通孔直接在bcb上作出。
