随着高速数据处理、传输、以及储存等应用从高阶计算机与长途同步光纤网络(sonet)，转移至可携式计算机与以太局域网络(lan)通讯等领域，半导体解决方案须扩增更多的价格竞争力，并满足日趋严苛的效能要求。现今支持高速数据传输(通常速度大于2.5gbits/s)的集成电路(ic)，包括从支持数据多任务1 系统以及低于200组总输出/输入(i/o)联机(讯号+功率+接地联机)的系统，一直到支持超过2000组i/o联机的高速实体层交换网络装置。在频谱的每一端，基板互联机路的电磁特性都会影响整套产品的效能。当硅组件研发业者追求最低廉、最小的产品体积以及最可靠的封装时，电磁效应的幅度持续扩大及设计就越显重要。
高速讯号传输的半导体组件以往都采用小体积、低i/o数、land grid arrays(lga)封装以及低损耗的陶瓷基板。业者尽可能缩小线路距离，或是替换为焊锡凸块互连技术，以降低芯片封装的互连电感。陶瓷基板架构允许其它的电路层(5、10、20、甚至更多)配合可能的讯号路由，及参考符合的电路层(plane)。
有机基板可配置10层电路层，但一般都仅包含4至6层。在过去，有机电介质属性以及制程上的控制可能都不足以符合及保留产品讯号完整性的需求，在低于gbit/s等级的应用领域亦是如此。但发展至今，各种电介质材料与合成(composite)电介质材料开始出现在基板的应用，如图1所示。此外，制程控制亦持续改进，让业者能缩小立体互连结构的空间。但现今更重要的是日趋复杂的技术对芯片/封装协同设计、原型方案建构以及模拟等方面所产生的影响。结合制程公差的缩短、精准的材料属性量测以及更先进的设计技术，让现有ic组件的效能能超越先前世代的组件，因为它们采用更具成本效益的有机封装，并运用各种打线或覆晶技术。
主要的工程挑战
为提升效能、成本以及执行速度等方面的竞争力，agere systems投入主流的量产型有机封装的研发。市面上有许多种基板技术能支持高效能的设计。影响成本的主要因素包括全球的出货量、体积、电路层数、线宽以及生产效率。图2显示4种基板技术，它们能支持高时脉、高效能的设计，运用打线或覆晶技术，图中并显示组件尺吋与其它因素和相对价格的关联。基板技术包括：打线型4层bt树脂(bt)基板内含机械钻通的导孔(bt，打线)、4层bt树脂基板，内含雷射穿通的blind/buried型导孔(bt，覆晶)、3-2-3增层式基板，在bt核心上覆有热硬型环氧环脂层，内含雷射穿通的blind/buried型导孔(热硬型环氧树脂，覆晶)、以及全陶瓷10层式基板，内含冲压型导孔(陶瓷，覆晶)。基板的价格随着尺吋的加大而增加，增加的幅度视先前所述的影响因素而定(电路层维持图2所示的数量)。
图2所示的相对价格是根据实际设计而定，并参考各种技术系统的报价。在采用有机基板时，设计方案的成本会降低，但若小心地设计仍可达到相近的效能。产品体积增加的原因通常是大量的i/o联机。当打线接触点密度增加至大约1000以上时，空间数组覆晶在芯片空间的使用上就较有效率。在这个门坎值以下，打线解决方案仍较具有成本效率。每种基板技术在支持高速设计时都有各自须克服的挑战，且有些须在效能与密度上取得最佳的平衡点。成功建置出最佳效能、更可靠、最低成本的设计，须建立大规模的ic/封装协同设计、封装模拟与特性规划、以及产品效能检验等机制。
随着高速讯号传输的速度持续攀升，相关组件的速度、密度以及复杂亦不断提升，ic设计业者亦面临更严苛的挑战，须透过互连与封装技术维持ic讯号的完整性。以下简单介绍透过支持高速数据传输(2.5至10 gbits/s)的互连与封装技术，解决讯号波型完整性所衍生的重要挑战。我们亦将探讨高速数据传输率与密集配线封装所面对的特殊挑战，以及接地与电压供应相关的问题。
对于高速/高频ic的封装配线而言，所有电磁(em)现象都会造成设计上的问题，这是因实体尺寸与运作频率以及频宽所造成的电子尺寸(electrical dimensions)有直接关系。传输线效应、高频增生损耗以及电磁干扰(emi)都是常见的现象。此外，时脉频率以及尖峰讯号的上升时间亦须加以考量，方能确保在所有频带上都能维持讯号的完整性。
以往在小体积、低i/o接脚数量的封装内建置高速讯号，并不需特别进行阻抗匹配，主要因系统有较长的上升时间以及相对地较短的有效讯号信道。这些封装为建置特定的散射参数，会特别量测与微调。随着高速组件朝向更大且密度更高的封装、以及更长的有效讯号信道(传输线架构)发展，阻抗匹配就愈来愈重要。阻抗目标以及ic与封装之间的讯号模式(单端、差动对、共面等)通常在ic封装协同设计阶段就会进行协调设计。达到特定阻抗目标的解决方案有一定的共通性，故针对特定ic/封装互连的设计须根据各种基板变量的最佳化据数进行选择。包括线路层的数量、迭覆拓扑、电介质材料属性与频率的变化量; 以及包括线宽、空间、以及电路层厚度在内的生产变量。
设计过程损耗考量
<
