ct8022是dspg公司开发的可实现多种压缩算法的专用dsp芯片。它可接受外部串行a／d提供的64／128kbits／s的8bita／μ数据或16bit线性数据，并实现全／半双工压缩和解压，以将其压缩为由主机通过命令字决定的格式。可压缩为8．5／6．3／5．3／4．8／4．1kbits／s的数据。当压缩为6．3／5．3kbits／s时，符合itu－g．723．1标准。ct8022内建有实时回音抵消和自动增益控制电路。当发送端与接收端抽样时钟不同步时，系统可自动添加或删除帧。另外，ct8022还提供了dtmf信号和呼叫继续音的产生和检测功能。可应用于h．323和h．324多媒体可视电话／视频会议等系统，也可用于实现数字数据／语音同传（dsvd）技术。
1引脚说明
ct8022有128条管脚，分为6类。
（1）主机接口引脚
hstdb0～7：主机数据总线。
hstab0～3：主机地址线。其中hstab0用来选择16位控制字的高8位或低8位，当为0时选择低8位，为1时选择高8位。
hstrdn：主机读允许信号。允许主机从由hstab1～3译码后所选择的主机接口寄存器中读出数据。
hstwrn：主机写允许信号。允许主机向由hstab1～3译码后所选择的主机接口寄存器中写入数据。
hstcsn：主机接口选中信号。在对ct8022读写时，该引脚与hstrdn，hstwrn和hstab0～3共同作用。当hstcsn有效时，hstab0～3应保持不变。在dma方式时，此信号应置为无效。
（2）数据／程序存储器引脚
mdb0～15：外部数据存储器数据总线。
addr0～15：外部数据存储器地址总线。
bsel：外部数据总线字节选择。当外接非16位宽度的内存时该引脚有用。
drdn：外部数据存储器读允许。
dwrn：外部数据存储器写允许。
prdn：外部程序内存读允许。
prwn：外部程序内存写允许。
creadn：同时读取外部程序和数据存储器引脚。
dcsn：外部数据存储器片选信号。不用时接地。
（3）时钟引脚
slk：codec接口移位时钟。
fsync：codec接口帧同步时钟。
xin：晶体／外部时钟输入。
xout：晶体输出端。
clkout：ct8022语音压缩芯片的核心频率。由内部频率45．056mhz分频得到。分频因子可通过命令设置。
pllr，pllc，pllt，avcc，agnd：pll支持管脚。连接方法如图1所示。
pllbypass：禁用内部pll。用于xin端直接外接90．112mhz时钟时用。
（4）codec引脚
dx0：用于串行输出已解压信号至codec0。
dr0：用于从codec0串行输入8／16bit格式信号。
dx1：用于串行输出已解压信号至codec1。
dr1：用于从codec1串行输入8／16bit格式信号。
（5）dma引脚
txdreq：dma发送请求信号。数据的传输可采用dma方式或主机访问方式。具体方式可在初始化时通过向硬件控制寄存器（hcr）写控制命令来控制。
txdackn：dma发送允许。
rxdreq：dma接收请求信号。rxdackn：dma接收允许信号。
（6）其它引脚
gnd1～18：接地引脚。
vcc1～18：接5v电源。
irqn：中断请求信号。
rstn：复位端口。
gpio0～7：通用i／o脚。与该器件以前的系列ct8015兼容。
brqn，abortn，eintn：保留引脚。可通过10kω上拉电阻与vcc相连。bgrntn，brdn：保留，不连接。
extp，bmode，dbg，boot，urst，test：保留，接地。
应当说明的是：在以上各管脚名称中，如果最后一个字母为n，则表示该管脚为低有效。
2工作原理
2.1与codec的接口
ct8022可以直接与一个或两个8bita／μ率编译码器（a／d和d／a）相连，也可以与16位线性编译码器相连。在作为输入／输出信号时，可通过主机接口命令来确定接口的具体参数。当使用两个编译码器时，应保证其型号相同。ct8022可以向codec提供时钟信号，也可与编译码器使用共同的外部时钟信号。当ct8022向codec提供时钟信号时，时钟sclk和fsync由其内部的时钟通过编程而分频得到。codec的抽样频率为fsync。sclk、fsync和ct8022内部的时钟关系为：
sclk＝ct8022的内部时钟／（n＋1），其中3≤n≤31；
fsync＝sclk／（m＋1），其中18≤m≤10
