目前，mt-rj光连接器已被广泛应用在100mb/s快速以太网及千兆位(gbit)以太网中。mt-rj连接器采用一个塑料套管，简化了装配难度,也降低了成本,其较小的端口尺寸也相应降低了千兆比特系统的辐射噪声。
安捷伦（agilent）科技公司的mt-rj小封装光纤模块（hfbr/hfct-5910/5912在数码速率高达1.25gb/s的应用中具有宽广的适用领域。本文将重点介绍该系列产品在光纤信道以及千兆以太网的应用。前为hfbr的模块适用于多模光纤,前为hfct的模块适用于单模光纤；后为5910e的模块用于光纤信道,后为5912e的模块则应用于千兆以太网。
将并行结构的数字系统连接至一个千兆位串行通信链路的功能块如图1所示。当数据从多位并行字转换成8位字节,编码成10字节码位,并转换成高速串行数据时，随着时钟频率的提高和字节周期的缩短,相位噪声(aka抖动)的影响将变得更加明显。为使输入10位宽的编码字节串行化,设置在串并行转换器(serdes)发送端的锁相环(pll)会将并行数据时钟频率提高10或20倍,由编码过程将并行数据复用,产生高速串行数据。嵌入在serdes芯片接收器内的另一pll可提取将串行数据转换并行格式所需的时钟。每个pll中压控振荡器是模拟的，因此serdes芯片被称作是含有数字和模拟功能块的混合信号集成电路。
在光纤收发器模块中也集成了一个复杂的电路,用来将serdes的数据输出转换为调制激光器所需的模拟信号,并将接收到的光脉冲转换回差分数据输出。尽管集成的水平已很高,但通信系统的噪声仍有可能干扰serdes芯片和光纤收发器的正常工作。
在设计方面，本文的主导思想之一是使噪声干扰达到最小，降低图1所示1、2、3、4测试点的抖动。
当serdes芯片连接千兆位mt-rj小封装(sff)光模块时,其必须遵守的设计规则可归纳为如下要点。只要遵循这些规则,就可以最大限度地缩短设计周期,节省工程资源。
1)在千兆位sff模块与serdes之间必须是一条有50ω特性阻抗的传输线。
2)用差分信号线连接千兆位sff模块与serdes,以防止失衡和单端高速数据线可能造成的脉宽失真。
3)布线时将高速差分串行线并在一起,并使它们长度一样,这样可使辐射影响和脉宽失真最小。
4)避免高速串行数据线上的90o弯曲。在高速数据线改变方向时，应用大圆角或≤45o折线角。
5)采用具有地层和电源层的多层板。
6)千兆位sff模块和serdes必须使用所建议的电源滤波器。为主系统数字硬件供电的直流电源电磁噪声相对较强,使用电源滤波器可以减少serdes中锁相环(pll)的抖动,可保证集成在千兆位 sff模块中接收电路的灵敏度。
7)将所建议的电源滤波器设计安装在被保护的千兆位sff模块和serdes芯片附近。
8)连接千兆位sff模块时,只需要为数不多的无源器件。必须用低通滤波器抑制来自+3.3v电源的电磁干扰，必须用两个130ω下拉电阻接到光纤接收器的差分数据输出端。光纤发送器的差分输入是交流耦合的,并且其终端匹配电路已被设计在发送器内,所以在来自serdes芯片串行输出的传输线末端不需要无源器件。
9)连接千兆位sff模块接收器和serdes的串行数据输入端的传输线必须用一个与传输线特性阻抗相同的电阻。这个终端电阻应安装在serdes芯片的串行数据输入端附近。
10)agilent科技的千兆位 sff模块数据手册中给出了可选用的耦合电容和偏置电阻网络,这样可以使设计者从不同制造商那里选用sff光纤模块。
连接serdes芯片与千兆位sff模块的高速串行数据线应做成带-线或微带传输线的结构。
传输线的特性阻抗计算可以参考相关产品的应用指南。
不管使用什么接地技术,千兆位通信系统内部会有一个电噪声环境。在机柜内,有源器件、无源元件和数据传输线均为潜在辐射源。系统的接地和电源层不会无噪声,因为vl=l(di/dt)和千兆位系统包含大量的高速数字信号。在典型的千兆位应用中,接地和电源层的寄生电感l不会降到足够小的程度。接地和电源层需克服宽并行字码同时开关造成的电流（di）大的变化，而高的数字传输速率,dt很小。所以千兆位系统的接地层和电源层必然会有噪声,而且在典型的应用中，vcc和接电端之间有100mv～200mv的交流电位。换言之,电路的公共端(aka地)不为零,因而它可能是千兆位数据通信系统中的重要干扰、辐射源。
为解决这一噪声环境,agilent采用介质隔离的办法,使用绝缘材料将 千兆位sff模块背部的金属罩与mt-rj插座的屏蔽罩隔离。mt-rj插座上的金属屏蔽罩被设计成整体指扣连接的形式,这些指扣确保mt-rj插座上的屏蔽罩能够连接到主系统的外壳上。这些连接指扣连同接插件屏蔽壳和sff模块背部金属部件间的绝缘介质共同起作用,确保agilent sff收发器不拾取和转发系统内部的辐射和传输噪声。
附于主系统+3.3v电源之上的噪声会降低光纤收发器及位于数字通信系统物理层的serdes芯片的性能。如图1框图所示,如果电源噪声被注入到serdes芯片的发射端pll,则抖动将会在耦合到光纤模块的光发射器之前进入到串行数据中。
还有一点需要注意的是,pll电路对其-3db闭环带宽中噪声频率产生响应,
