（1） nios ii嵌入式处理器
nios ii嵌入式处理器是一款通用的 risc结构的 cpu，它定位于广泛的嵌入式应用。在 nios ii ide集成开发环境中，按照操作提示添加、设置相关参数，在几分钟之内就能生成一个 nios ii嵌入式处理器。其硬件开发过程为：
① 分析系统所要完成的功能、达到的性能
② 启动 sopc builder，选取具体的 fpga型号
③ 定义 cpu，外围器件，存储系统等模块
④ 为各个模块分配基地址和中断请求号（irq）
⑤ 生成 nios系统模块，引脚锁定，编译软件开发过程为：
① 在 sopc builder中启动 nios ii ide
② 创建 c/c++软件工程，并指定目标硬件
③ 利用工程模本编写相应的程序
④ 编译后，即可下载到硬件中运行
nios ii ide中可以采用 c/c++或者汇编语言进行程序的编写，其文件扩展名分别为 .c和.s。一个单独的 nios ii/f cpu大约需要占用 1800个 les，如果再添加一些定时器，外围器件等，那么占用的逻辑单元会进一步增加。
（2）数字信号处理块
stratix ii系列 fpga内部具有数字信号处理块（ dsp blocks，dsp块）。数字信号处理块可以支持不同数据宽度的乘法器（ 9×9、18×18、36×36）和操作模式（乘法运算、复数乘法运算、乘加运算和乘法累加运算），每个 dsp块提供了 2.8 gmacs的 dsp数据吞吐量。最大 stratix ii器件 ep2s180内部含有 96个数字信号处理块，能够提供了 284 gmacs的吞吐量，可以支持 384个 18×18乘法器。此外，数字信号处理块增加了新的舍入和饱和支持，便于将 dsp固件代码导入 fpga。一些应用如话音处理，由于存放数据的存储缓冲是固定宽度，可以使用舍入和饱和。现在采用了支持舍入和饱和的数字信号处理块，可以很方便地将基于 dsp处理器的设计导入到 fpga中进行实现。
在 altera的可编程器件上进行 dsp系统设计，需要有同时支持高级的算法和硬件描述语言的开发工具。mathworks的 matlab和 simulink系统级的设计工具具备了算法开发、仿真、验证能力。altera的 dsp builder将这些工具与 altera的开发工具组合在一起，提供了一个系统设计、算法设计和硬件设计共享的 dsp开发平台。
（3）视频图像处理
ip核第三方提供有许多应用于通信、图像编解码、视频处理的可定制 ip核。合理地利用这些 ip核，在保证性能与可靠性的同时，可以大大缩短开发时间。下面介绍的是色彩空间转换 ip。
csc（color space convertorr）是 altera公司提供的 megacore ip库文件中的一个专门用于图像色彩空间转换的 ip核，与软件转换相比，其具有明显的速度优势和灵活性：
● 每个时钟周期完成一个像素点的转换
● 在 stratix系列 fpga中，时钟频率大于 200mhz
● 支持 rgb和 ycbcr、yuv之间的互换
● 用户可以自定义转换矩阵的相关系数
● 支持有符号数和无符号数
输入输出的数据宽度为 2～32b
4 ram数据缓冲区
stratix ii系列 fpga最多包含有 9mb的片上 ram。这些 ram采用 trimatrix存储结构，包括三种大小的嵌入式存储器块，分别为： 512b的m512块，4kb的m4k块和512kb的m-ram块，每个都可以配置支持各种特性，如单端口 ram，双端口 ram，fifo等，为大存储量应用提供解决方案。
5 外部存储器和外设接口
stratix ii系列 fpga为外部存储器的可靠数据传送而进行了优化设计，支持最新的存储接口访问片外存储器。开发人员使用 stratix ii先进的器件特性和可定制的 ip核，能够快速和方便地将各种大容量存储器件集成到复杂的系统设计中。stratix ii支持各种最新的存储接口。stratix ii系列 fpga片内处理器与外设之间是通过 avalon交换式总线连接的。 avalon交换式总线是 altera开发的一种专用内部连线技术，使用最少的逻辑资源来支持数据总线的复用、地址译码、等待周期的产生、外设的地址对齐、中断优先级的指定等。外设接口可定制的 ip核有 usb、i2c、ethernet、pci等控制器，这些 ip核大多是由第三方提供的，可以免费试用，也可支付部分费用购买。本系统采用的 usb2.0控制器和以太网接口控制器均由 mentor公司提供。
6 时钟管理电路
stratix ii系列 fpga具有多达 48个高性能的低偏移全局时钟，它可以用于高性能功能或全局控制信号；多达 12个可编程锁相环（ pll），具有完备的时钟管理和频率合成能力，包括时钟切换、pll重配置、扩频时钟、频率综合、可编程相位偏移、可编程延迟偏移、外部反馈和可编程带宽。stratix ii有两类通用的 pll：增强型 pll和快速型 pll。增强型 pll功能丰富，支持外部反馈、扩频时钟、可编程带宽等；快速型 pll针对高速差分 i/o接口进行了优化，具有动态相位调整（ dpa）功能。这些高速时钟网络和丰富的 pll结合起来，为系统在最小的时钟偏移下工作提供有力的保证。
7 sopc的其他组成部分
fpga配置接口用于 sopc的配置、编译和在线调试； lcd显示接口可以外接液晶显示屏；报警信号是在检测和识别出运动目标时，发出的声音或光电信号，可用于安防；标准i/o口则是预留的，用于日后的升级扩展。
