MathWorks:引入像素流处理算法,针对在FPGA和ASIC上进行视觉系统设计和实现

vision hdl toolbox 为在 fpga和 asic上进行视觉系统设计和实现提供了像素流处理算法。该工具箱还包括一个灵活的设计框架,可支持一组多样化的接口类型、帧尺寸和帧率,包括高清 (1080p) 视频。工具箱中的图像处理、视频和计算机视觉算法均采用适合 hdl 实现的架构。

视觉算法开发人员正面临着这样一种双重挑战:一方面视频帧尺寸、帧率快速增长,另一方面是在 fpga 和 asic 平台上进行视觉系统原型设计或实现的巨大复杂性。vision hdl toolbox 提供了专门图像处理和计算机视觉算法库,其专为 fpga 和 asic 实现以及不同尺寸和像素的帧自动转换而设计,可帮助开发人员克服这些挑战。设计者还可以将这些算法与 hdl coder 配合使用来生成不依赖供应商的可读 hdl 代码。另外,借助 hdl verifier,设计者可以将 fpga 或 asic 上运行的算法与 matlab 或 simulink 上运行的基于帧的测试模型相连接。

mathworks 产品市场经理 john zhao 说:“特别是 fpga 目前已逐渐成为最流行的图像处理和计算机视觉系统平台。全新 vision hdl toolbox 的推出正是为了帮助开发人员进行更快的系统原型设计和实现,同时还可以缩短设计周期并提高效率,因为该工具箱能够及早发现设计工作流程中的设计错误,并将编写 hdl 代码所需的时间缩到最短。”

vision hdl toolbox 主要特性

· 图像处理、视频和计算机视觉算法使用一种像素流处理体系结构,包括图像增强、过滤、形态和统计

· 帧-像素和像素-帧转换与 matlab 和 simulink 中基于帧的处理功能相集成http://yushuo.51dzw.com/

· 视频同步信号可用于处理非理想的时序和分辨率偏差

· 可配置的帧率和帧尺寸,包括用于高清 (1080p) 视频的 60fps

· 支持 hdl 代码生成和实时验证

  • MathWorks:引入像素流处理算法,针对在FPGA和ASIC上进行视觉系统设计和实现已关闭评论
    A+
发布日期:2019年07月02日  所属分类:参考设计