旨在支持连接高速数据转换器和fpga在基站设计工作的jesd204b串行接口标准，该hmc7044在欧洲微波周2015年推出，在巴黎举行。
在3.2ghz的时钟抖动衰减器提供50fs的抖动性能，提高了信噪比和高速数据转换器的动态范围，表示该公司。它还提供了14低噪音和可配置输出与许多不同的组件接口。有一系列的时钟管理和分配功能，有可能使基站，以建立一个完整的时钟设计，单台设备的设计人员，据该公司。
时钟抖动衰减器，简化了jesd204b系统设计通过生成的源同步和可调节的采样和帧同步（sysref）时钟在数据转换器系统。两个pll（锁相环）和重叠，片上，压控振荡器也包括在内。所述第一pll锁定一个低噪声，当地压控时钟振荡器（vcxo）为相对嘈杂参考，而第二个pll倍频vcxo信号到vco频率，加入少量的噪声。对于移动通信基础设施jesd204b时钟发生器，无线基础设施，数据转换器的时钟，微波炉基带卡等高速通信应用，衰减器的架构提供了频率产生具有低相位噪声和集成抖动。http://jcd02.51dzw.com/
