•专用test / sel和test / mode引脚
在引脚上保留隔离电阻
•用于电源管理的cpu stop＃输入
•完全集成的vreg
•差分上的集成串联电阻
test_sel in
test_sel：锁存输入以选择test mode
所有输出均为三态以供测试
输出都表现正常。
sclk in smbus电路的时钟引脚，5v耐压。
sdata i / o数据引脚，用于smbus电路，3.3v容差。
vddcore_3.3 pwr 3.3v电源用于pll内核
vddio_1.5 pwr用于低功率差分输出的电源，标称值为1.5v。
dot96c_lpr out用于96.00mhz dot时钟的低功耗差分对的补码时钟。没有50欧姆
需要电阻到gnd。
lcd100t_lpr out用于lcd100 ss时钟的低功耗差分对的真实时钟。没有50欧姆的电阻器
需要gnd。不需要rs。ics9ums9633bi
vddio_1.5 pwr用于低功率差分输出的电源，标称值为1.5v。
vddcore_3.3 pwr 3.3v电源用于pll内核
cr＃0 in src0的时钟请求，0 =使能，1 =禁止
gndsrc pwr src输出的接地引脚
srcc0_lpr out差分0.8v推挽式src输出的互补时钟，集成33ohm
串联电阻。无需50欧姆电阻到gnd。
srct0_lpr out差分0.8v推挽式src输出的真正时钟，集成33ohm系列
电阻。
无需50欧姆电阻到gnd。
