最近，随着机器学习（ML）的日益普及，以及电子工业向物联网和汽车行业的渗透转移，人工智能在硬件和软件方面的应用一片喧嚣。业界大量讨论了嵌入式智能在产品实现上的进展和成绩，现在，我们需要把目光的焦点更多地放在如何向EDA世界注入更多的智能上面。
今年早些时候，台积电宣布在ARM A72和A73内核上成功地初步部署了机器学习，帮助预测最佳的单元时钟门控，以获得50到150兆赫兹的整体芯片速度。在这些技术中，包括使用由台积电维护的开源算法来训练模型。
在2017年国际物理设计研讨会（ISPD）上，台积电将此平台称为ML Design Enablement Platform。据预计，它将允许设计人员创建自定义脚本，以用于其他设计。
在华美半导体协会（CASPA） 2017年会期间，Cadence公司的杰出工程师David White分享了他关于EDA世界当前所面临的挑战的想法，其中包括三个方面：
•规模 - 随着设计规模的不断增加，规则/限制的增多，以及模拟仿真、提取、多边形等带来的庞大数据，EDA厂商需要获得工艺文件。
•复杂性 - 更复杂的FinFET工艺技术导致复杂的DRC/ERC效应，而芯片和封装/电路板之间的普遍交互成为常态。另一方面，器件和电线之间的热物理效应也需要注意。
•生产力 - 培训程度受限的设计人员和物理工程师会引入不确定性，造成多次设计迭代。
此外，David将ML（或深度学习）的采用过程分为四个阶段：
表1
尽管EDA行业今年已经开始接受机器学习，并将之作为增强解决方案的新手段，但是问题在于，我们现在走到哪一步了？今年在奥斯汀举行的2017 DAC大会上，有几家公司宣布在其产品中增加了机器学习能力，如表2所示。
表2
你可能听说过这样一句名言：“信息占了战争形式的90%”。 ML的采用可能需要良好的数据分析，因为需要面对的数据量实在太大。对于大多数硬件产品而言，机器学习可以在终端（网关）执行，也可以部署在云端。就EDA工具而言，如何实现取决于训练模型有多庞大，需要多么精确，以及是否需要多次迭代。
例如，在FinFET工艺节点中预测包含多少通孔柱可以在设计实现的不同阶段完成，而模型精度应该在后期布线阶段验证。在布置阶段注入通孔柱不同于在物理综合阶段注入，因为当时还没有合理化设计和预计轨道使用量的概念。
让我们回顾一下David的介绍，找出设计和开发智能解决方案需要采取哪些步骤，这些解决方案包括使用ML、执行分析和云技术，再加上流行的优化。他认为这包括两个阶段：训练开发阶段和运行阶段。每个阶段都隐含着如下图所示的特定的上下文，（训练=数据准备+基于模型的推理；运行=适应）。
表3
David的构想的要点是在数据生成、训练和验证模型之前正确地管理数据准备过程，以减少数据量。一旦完成了对模型的验证，就可以进行校准，并集成到底层的优化过程中。他相信，我们在将机器学习应用到EDA这个方面，处于第二阶段（参见表1）。
台积电已经开始在布局&布线（P&R）阶段探索使用ML进行路径分组以改善时序，并采用Synopsys ML预测潜在的DRC热点，考虑到2017 年台积电的开放创新平台日益关注ML，可以认为，在采用更智能的解决方案来平衡高密度和更精细工艺技术的复杂性挑战方面，我们正走在正确的轨道上面。
技术专区
- 对比四种有源滤波器设计工具_哪个误差最小
- Cadence联手MathWorks提供无缝集成解决方案
- EDA工具进入2.0时代，EDA需要变得更加AI化
- Synopsys IC Validator工具获得GLOBALFOUNDRIES（GF）认证
- 电子EDA技术的基础知识（发展历程、特点、作用、分类、应用、
