各行各业的电子系统都变得越来越复杂，这已经不是什么秘密。至于这种复杂性如何渗透到电源设计中，却不是那么明显。例如，功能复杂性一般通过使用ASIC、FPGA和微处理器来解决，在更小的外形尺寸中融入更丰富的应用特性。这些设备向电源系统提供不同的数字负载，要求使用不同功率等级的多种电压轨，每一种都具有高度个性化的电压轨容差。同样，正确的电源开启和关断时序也很重要。随着时间推移，电路板上电压轨的数量成倍增加，使得电源系统的时序设计和调试变得更加复杂。

可扩展性

应用电路板所需的电压轨数量与电路板的复杂度紧密关联。电源设计人员面对的电路板可能只需要10个电压轨，也可能需要多达200个电压轨。时序控制器设备最多需要约16个电压轨，设计时很容易达到这个数量。一旦电压轨数量超过单个时序控制器支持的数量，复杂度会急剧上升，要求设计人员了解每种时序控制器的各种变化情况，以及如何将其融入复杂系统。

通常，在高电压轨数系统中级联多个时序控制器并不容易实现。在级联系统中，随着电压轨数量线性增加，复杂度呈指数增长。设计人员可采用一些创新的方法实现时序控制器级联，以简化设计，比如采用乒乓机制，或者通过专用的数字信号共享故障和电源良好状态。虽然这些解决方案足以应付相对简单的时序，但对于复杂的上电/关断时序，这些解决方案显然力不从心。

ADM1266具备真正的可扩展性，可以解决复杂性问题。它是ADI Super Sequencer®超级时序控制器系列中的最新产品。连接多个ADM1266设备时，需要使用专用的双线器件间总线(IDB)进行通信。每个ADM1266均可监测和控制17条电压轨的时序，只要所有这些设备都连接至同一个IDB，可并联多达16个ADM1266设备，以监测和控制257条电压轨的时序。

ADM1266使用一个主设备，其他的ADM1266设备则充当从设备。这些设备采用并行架构，其中每个连接到IDB的单个ADM1266根据系统状况转换到相同的下一个状态，确保总线上的每个ADM1266同步。总线通信是透明的，因此设计人员为单个ADM1266设备和为16个ADM1266设备创建时序的感觉是一样的。该系统的一个明显优势，就是设计人员只需要学习如何使用一个设备完成简单和复杂的设计，无需针对每个不同设备多次学习。级联多个设备就像将它们连接到同一个IDB一样简单，如图1所示。

基于事件的定序方案

现代时序控制器不仅要监测电压轨，还必须对数字信号做出反应。传统的基于时间的时序控制器具有固定的信号，获得定制效果，功能有限。

我们以带可选子板的主板为例。时序控制器监控子卡的信号检测：当该信号存在时，时序控制器会调出子卡上的电压轨；当信号不存在时，时序控制器继续执行主板时序控制程序，在电源达到良好状态时结束。大多数传统型时序控制器不提供这种子卡信号检测。此外，这种要求会随应用而变化，可以使用通用输入输出引脚(GPIO)来解决。

另一个示例涉及为ASIC和FPGA供电，其中系统要求在为FPGA供电之前，ASIC完全通电并运行。在这种情况下，时序控制器按顺序调出ASIC电源，然后等待来自ASIC的数字电源状态良好信号。一旦确认ASIC电源状态良好信号，它将等待100毫秒，然后继续为FPGA供电。需要一个基于事件的时序控制器来生成这个复杂的时序。在具有多个时序控制器的系统中，需要将一个设备上的事件信息与板上的其他设备共享，使它们行动一致，这一点非常重要。

电压监控器OV和UV比较器、数字信号（如GPIO和PDIO）、定时器、变量，以及来自IDB的消息，所有这些都会馈送给功能丰富的ADM1266时序引擎，从而触发事件。用户可以轻松创建复杂的状态机，用以监测各种事件并采取适当的操作。