74ls373引脚图

74ls373引脚图

8D锁存器74LS373

   G为数据打入端：当G为“1”时， 锁存器输出状态(1Q～8Q)同输入状态(1D～8D)；当G由“1”变“0”时，数据打入锁存器中。

74LS373逻辑图

74LS真值表