dsp内核包含一个显著扩大和优化的指令集架构（isa），针对移动，汽车adas和物联网视觉系统。
在dsp，基于公司公司xtensa架构，可用于卸货视觉和成像功能从主cpu以提高吞吐量和减小功率在终端用户应用诸如图像和视频增强，立体声和3d成像，深度图加工，机器人视觉，人脸检测和认证，增强现实，目标跟踪，目标避免和先进的降噪。
该公司声称，提前易于使用的软件开发和移植，与整数全面的支持，定点和浮点数据类型，并与经过验证，自动向量化c编译器工具链。软件环境还具有支持标准的opencv和openvx库，可快速，高层次的有超过800库函数的现有成像/视觉应用的迁移。
新功能包括一个1024bit的内存接口与supergather技术进行视觉处理的复杂数据模式的最大性能。现在有每个周期进行四个向量alu操作，每个多达64路数据并行。另一项进展是，多达5指令可以在每个周期从128位宽指令发出，以提高操作并行性。除了增强的8位，16位和32位isa调整为视觉/成像应用，有一个可选的16路ieee单精度向量浮点处理单元为1ghz提供32gflops。http://jcd02.51dzw.com/
提供一个x13的性能提升，平均在视觉任务五次更少的能源的使用，相比上一代产品，视觉p5 dsp已宣布由cadence tensilica公司的视觉和成像。
