美国加利福尼亚及中国北京，2007年5月14日——全球领先的电子设计自动化（eda）软件工具领导厂商synopsys今天宣布，由arm 和 synopsys 公司推出的systemverilog 验证方法学（vmm）被中国主要电子公司采用，用于开发先进验证环境。synopsys 还宣布，《systemverilog 验证方法学》一书中文版已由中国航空航天大学出版发行。至今，本书的英文版已售出3,500多本。
《systemverilog 验证方法学》由 arm 和 synopsys 公司的技术专家共同撰写，书中描绘了如何使用 systemverilog 创建采用覆盖主导、随机约束、基于断言验证技术的综合验证环境，同时为可互用验证组件指定了建库数据块。vmm 方法学得到全球数百家 soc 和硅 ip验证团队的采用，加速开发基于 systemverilog的功能强大的验证环境，并有助于以较少时间和努力达到可测量的功能覆盖率目标。
spreadtrum 研发副总裁冀晋表示：“主流芯片设计越来越需要使用可广泛重用ip的基于soc 的设计技术。这增加了设计的复杂性，给工程师提出 更大的验证挑战，需要采用强大的新验证技术和方法。我们采用了 vmm 方法学的标准，它极大提高了我们芯片验证过程的质量和生产率。《systemverilog 验证方法》是为芯片设计师和验证工程师提供的一本重要且实用的参考书。”
同方微电子公司 cto 徐磊说：“强大的可预测系统化验证方法学是开发复杂soc产品必不可少的基础。vmm 方法学将业内用于systemverilog 开发和采用先进的验证技术的最佳实践具体化。无论是验证工程师、设计工程师还是项目主管，《systemverilog验证方法学》都可以帮助这些读者掌握最先进的验证方法。”
cec 华大电子设计刘伟平博士表示：“随着芯片规模越来越大、设计复杂度越来越高，芯片设计中的验证成为设计师的挑战。运用vmm 方法学的systemverilog可以有效地帮助芯片设计工程师解决验证挑战。我们要感谢synopsys 和 arm 将基于systemverilog的验证技术介绍给中国，并出版了《systemverilog验证方法学》一书。采用 vmm 方法学的中国芯片开发团队现在可以分享全球专家使用的先进设计验证方法了。”
arm中国总裁谭军表示：“systemverilog 在中国的广泛采用让新一代芯片开发人员能够利用先进的验证技术进行复杂的 soc 设计。由 arm 和 synopsys 紧密合作共同研发的《systemverilog验证方法学》是利用systemverilog能力提高验证生产率和质量的要点指导。”
synopsys 验证市场部副总裁 george zafiropoulos 表示：“vmm 验证方法学迅速成为 systemverilog 实际的行业标准，使全球芯片研发团队取得了所预测验证的成功。《systemverilog验证方法学》中文版的发行标志着向中国不断增长的芯片开发团队引入先进技术所迈出的一大步。”
2007年5月14日、16日和17日分别在中国北京、上海、深圳举办的 synopsys 发现验证研讨会上，将免费分发vmm 方法学技术指南和 synopsys 最近推出的针对快速验证环境开发的 vmm applications 将即时推出。更多信息，请浏览 http://www.synopsys.com/news/events/seminars/veri_sem.html。
《systemverilog验证方法学》中文版已由北京航空航天大学出版社出版发行，零售价人民币58元，国内各大书店有售。欲了解详情，请浏览www.vmm-sv.com。
