ibex technology公司日前开发出了mpeg-2编解码电路ip内核，超低延迟mpeg-2 hd编码器ip，从图像输入到图像输出的延迟时间非常短，只有8ms。而原来mpeg-2编解码时间上的延迟最短也要120ms左右。该公司曾在2006年6月举行的嵌入系统开发技术展(esec)上发表了低延迟编解码电路中的编码电路，而此次则对编码电路进一步进行了详细介绍。
此次的编码电路通过采用只依靠p帧进行编码的帧内片(intra slice)结构，实现了超低延迟。这里所说的片是由16×16像素的宏块(macroblock)呈带状连接构成。该编码电路将几个片集合在一起作为处理单位。由于在一场(即半帧)图像完全保存之前就开始编码及数据流输出，因此与原来以场为单位进行处理的方法相比，能够缩短延迟时间。
在片中，包括帧内片和另一种片，前者仅由不根据周围的图像数据进行预测编码的帧内宏块(intra macroblock)构成，而后者则混合有帧内宏块以及通过预测编码提高了压缩效率的帧间宏块(inter macroblock)。画面刷新采用帧内片。帧内片按每个图像错开，约0.5秒扫描整个画面、进行刷新。
编码数据速度按照每个宏块进行预测。在比较帧内宏块和帧间宏块的预测数据量后，采用编码量较少的一方。在实际的编码量偏离预测时，就会降低下一片的画质、减少编码量，以符合目标编码数据速度。编码时实际的编码速度约为20mbps，但考虑到偏离预测的情况，将数据传输速度设定为了30mbps。与同为30mbps的普通编码电路相比，画质略差。
该公司表示，此前已开发出面向广播电视设备的低延迟解码电路，因此在编码电路方面也开发了缩短延迟时间的产品。除广播电视设备外，还设想用于车载领域及医疗领域。比如应用于车间通信、路车间通信及远程医疗等。
