引言
td-scdma使用的是时分双工方式(tdd)。对于tdd通信系统来说，高质量的收/发开关是rf前端电路的关键模块。为了提高集成度，收/发开关可以采用全集成的形式来取代传统的gaas mosfet和pin二极管等分立元件。
使用cmos收/发开关取代gaas mosfet收/发开关的好处之一是cmos开关电路不需要负的控制电压。而且，如果能用标准cmos工艺来完成，开关电路就可以和收发器中其它rf模块集成在一起，这将降低成本。
td-scdma系统规划使用的频段主要为1900mhz-1920mhz和2010mhz-2025mhz。本文采用tsmc 0.35?m cmos工艺来制作射频收/发开关。通过优化设计，该开关电路在2ghz处取得了较好的仿真结果。
图1 对称式收/发开关电路示意图
图2 mosfet导通时的等效电路图
图3 开关截止一侧的小信号等效电路
(a) 插入损耗
(b) 隔离度
优化设计
图1是对称式串并结构nmos射频开关的电路示意图。串联的晶体管m1和m2完成主要的开关功能。并联的晶体管m3和m4通过将截止晶体管一侧的射频信号导通到地来提高开关电路的隔离度。控制电压vctrl 和用于控制晶体管m1和m2的开与合。当vctrl为高电平时，m1导通，m2截止，开关处于发射状态；当为高电平时，m1截止，m2导通，开关处于接收状态。该开关电路还包括旁通电容c1和c2，它们提供了开关电路中tx和rx端口的直流偏置。mos管栅极上的偏置电阻r1、r2、r3和r4的作用是提高隔离度和线性度。本设计中，串联mos管栅宽取200 m，并联mos管的栅宽取100 m，旁通电容c1和c2取5pf，栅极偏置电阻r1、r2、 r3和r4均取10k。
射频收/发开关的重要性能指标为：插入损耗(il)、隔离度(isolation)和线性度(通常用1db压缩点p1db来表示)。其中插入损耗是设计的重点。
插入损耗
插入损耗表示当开关导通时射频信号通过射频开关的功耗。
管子的导通电阻是影响插入损耗的关键因素之一。因此，在本设计中只使用nmosfet。由于硅衬底的导电特性，管子的漏极和源极对衬底的结电容及相关的寄生电容也是影响插入损耗的主要因素。
为了简化，只分析包含单个mos管的电路，图2为其导通时的等效电路图。在这个分析中，假设管子偏置在线性区。图2中，vrf、rs分别为等效信号源及源内阻，ron为mos管的导通电阻，rb为其衬底电阻，rl为负载电阻，ct是其等效电容(虚线部分)，其等效式为：
如果负载端和源端都与特征阻抗(z0)匹配，则插入损耗可以用正向传输系数的幅度平方(|s21|2)的倒数来表示。
由该表达式可以看出，导通电阻ron越大，插入损耗越大；寄生耦合电容ct越大，插入损耗越小；衬底电阻对插入损耗的影响并不呈简单的线性关系。实际上，有一个使插入损耗最大的衬底电阻rb(max)
因此，用cmos技术制作的rf开关电路要获得较低的插入损耗，就要注意避免衬底电阻接近rb(max)。然而，如果不对衬底电阻做特殊处理，这个值基本上属于rf开关电路中晶体管的rb值的典型范围。对于标准cmos工艺，取得较大的衬底电阻是不容易做到的，因此，降低衬底电阻是更好的方案。在版图设计中，可通过增加衬底接触来减小衬底电阻，从而达到进一步减小插入损耗的目的。
il还可以用管子的栅宽(w)来表示，如(3)式。
一般来说，对于给定的工艺和版图类型，rbo、cto和rono可以被认为是固定的。所以栅宽的大小对插入损耗起着重要的影响：随着栅宽的增大，导通电阻 ron减小，从而使插入损耗减小；如果栅宽继续增大，通过电容ct耦合到衬底的信号也会增大，则插入损耗会随着栅宽的增大而增大。所以，在仿真中需要确定最佳栅宽。
取并臂m3和m4的栅宽(wm3和wm4)接近wm1的一半。仿真结果表明，当wm1和wm2取200 m且wm3和wm4取100 m时，插入损耗最小。
另外，在mos管的栅极增加电阻r的阻值也可降低插入损耗。仿真显示，随着栅极电阻的增大，插入损耗减小，但增加到10k 以后，插入损耗减小的幅度就很小了，所以考虑到版图面积，取栅极电阻的阻值为10k 。
