根据ieee和硅创新联盟 (si2)的新进展，看起来指望两大竞争性ic低功率规范融合不会很快成为现实。ic设计师可能面临两大标准在市场上一决高下的局面。
si2总裁steve schulz表示：“我认为最好由市场来决定。但是si2的通用功率格式(cpf)和accellera的统一功率格式(upf)最终将融为一体。”
upf和cpf都允许用户规定贯穿rtl到gdsii设计流程的功率意图和约束，并使用非常类似的方法来实现。cpf由cadence design systems开发，由si2的低功率协会(lpc)维护，三月初公开可用。upf是由synopsys、mentor graphics和magma design automation支持的竞争格式。它于2月作为accellera的一项标准出台。ieee的低功率研究组织要求cpf版权， 从而可融合两个格式为一体。
有消息传出，ieee设计自动化标准委员会批准了对该研究组织的项目授权请求(par)的赞助，使之成为正式的ieee工作组。该组织现在名为ieee p1801。然而，cadence希望cpf/upf融合能通过si2 lpc的比较工作组来进行。该组织刚完成了对两种格式的评估。据称cadence对ieee p1801组织都“极强的保留意见”，并认为批准par将对工业有害。
cadence在实现上已明显超出upf的支持者。1月，cadence推出了低功率ic设计流程，在许多其产品内集成了cpf。cadence还指出，si2的ip保护流程比ieee的要好。但mayor指出，ieee标准协会 (ieee-sa)发布的新专利保护政策是“很好的进步”。他表示，cadence将在“适当的时机”支持ieee的低功率标准。
在当前的lpc结构下，所有18名会员，包括cadence在内，将不得不统一向ieee转让cpf的版权。但不仅仅是cadence，许多会员对转让表示不安，schulz表示。“会员公司感觉到它们需要专注于技术进展以推进低功率设计流程，它们认为最有效的方式是保留对此的直接控制。”当lpc成员“对转让这个词汇感觉舒服时”，cpf可能会交给ieee，schulz 表示。“它们不想在枪口下做这件事，它们想自己决定时间。”
lpc会员包括amd, apache design solutions、archpro、arm、atrenta、azuro、cadence、chipvision、freescale、golden gate technology、ibm、intel、lsi logic、nxp、sequence design、stmicroelectronics和virage logic。
(来源:电子工程专辑)
