ibm公司的t.j. watsonwatson研究中心宣布开发出一款试验ic，其不同之处在于使用单分子纳米管作为组成环路振荡器的五个类似cmos反相器的通用沟道。据称，该款全集成器件比其它实验室开发的最快的基于纳米管的电路还要快400,000倍，可以作为将纳米晶体管集成到cmos芯片生产的未来蓝图。
此前，ibm和其他公司已经尝试过将基于纳米管的晶体管加入到标准cmos电路中的实验，但所有实验都不得不退回到在原子力显微镜下进行人工操作的方式，或者不得不采取异乎寻常的工艺步骤。但是，新的实验证明，通过在标准硅基底的合适位置植入纳米管，然后利用标准光刻技术增加金属层，可以实现全集成电路。该实验还证明，将纳米管作为p型和n型晶体管沟道可以制造标准cmos电路。
该试验建立在ibm于2001年发布的一项研究成果之上。当时，ibm证明使用纳米管能够实现的晶体管沟道尺寸可小至15埃（1.5nm），这个数字比今天最先进的65nm硅ic工艺的最小线宽还小40倍。“环路振荡器试验是一个非常困难的项目，有许多棘手的工艺步骤，但是我们获得了较以往研究人员更为突出的性能。”ibm公司研究员兼t.j. watson研究中心纳米级科学与技术研究项目经理phaedon avouris说，“环路振荡器是研究如何最优化新ic工艺的标准途径。我们正在实际ic中表征纳米管作为一种电子材料的使用特性。”
在未来ic的各种器件中使用单分子纳米管能够简化生产，并能满足适应于碳纳米管晶体管的商用cmos工艺所需的各种严格的一致性要求，avouris表示。
积极开发
“ibm从事的是一项正向开发，因为我们已经将纳米管从晶体管级提升至电路级，这使得业界开始考虑系统级开发。”
gartner dataquest的研究主管dean freeman表示。早期有关利用碳纳米管晶体管构建电路的各种努力，包括在斯坦福大学和荷兰代尔夫特理工大学(delft university of technology)进行的项目，都没有实现全集成，而是借助外部连线将器件连接成一个电路。由于纳米管的纳米级沟道与毫米级导线的电流驱动能力之间存在失配，所以先前这些尝试所实现的性能最高仅达到200hz。
“在80 mhz，ibm器件的性能并不是当前最先进的。”avouris表示，“但是我们知道该如何从现在开始做到最先进，因为所有余下的都是工程问题。”
“我们首当其冲应该做的工作就是优化当前设计，以获得或许0.5ghz的性能。”t.j. watson研究中心的技术人员joerg appenzeller认为，“而且就如何改变我们的设计从而达到几百ghz的性能，我们也已经制定了计划。”
图1：用于反相器沟道的纳米管与头发丝进行比较。
依据ibm的说法，限制因素并不是能够以高达1thz(1,000 ghz)速度开关的纳米管，而是寄生电容。这些寄生电容是15埃宽的纳米管与500纳米宽电极之间超过300倍尺寸差距所造成的结果。
“由于从反相器到反向器的信号传递，必须对栅极相对较大的电容进行充电。”avouris说，“这就限制了性能。但是我们知道如何通过缩小电极使寄生电容变小，并且我们正在重新规划基本的碳纳米晶体管设计，以获得超低的寄生电容。”
ibm预计要花费十年的时间来完成对标准cmos芯片工艺的全部优化。但是，国际半导体技术发展路线(itrs)预测，到2016年，cmos线宽将缩减到20nm以下，这将减少硅片特征尺寸与碳纳米管之间的失配。
环路振荡器将奇数个反相器串联在一起，并将最后一个反相器的输出连接到整个电路的输入端。奇数个反相器会使输出状态与输入状态相反(1或0)，所以对已知的设计和技术工艺而言，这样会产生一个以尽可能快的速度运行的不稳定电路。
反相器由互补的n型和p型晶体管构成，连接的栅极作为输入，漏极作为输出；n型和p型晶体管的源极分别连接到电源的负级和正级。当一个正电压输入到反相器，p型晶体管关闭，n型晶体管导通，将输入的正电压反相为负电压，传送给下一个反相器。
ibm的第一个设计挑战是研究如何实现n型和p型纳米晶体管，其最新取得的成果，就描述了纳米管可能存在的特殊工作区域。ibm早先已经报道了通过掺杂纳米管来制作n型和p型器件，但是新方法无需掺杂，而是利用纳米管晶体管沟道较硅工艺而言的特殊操作区域。硅晶体管具有s形传递函数特性，在零电压附近处于关闭状态，在零电压以上逐步上升(p型)，而在负电压则逐步下降(n型)。导通后，硅晶体管会在高于或低于零的固定电压点饱和。
相比之下，纳米晶体管具有v形传递函数特性，在零电压关闭，在正或负电压导通。
所以，为了代替掺杂纳米管来制造n型和p型晶体管，ibm对栅极使用不同的金属，p型用钯，而n型用铝。这样做改变了每个晶体管v形传递函数的“零”点，使其大约在0.7v以上，从而使传输函数看起来像个“w”，在绘制时，其中心分支是交迭的。之后，研究人员会利
