联华电子(umc)与加拿大sidense日前共同宣布，sidense的嵌入式otp(one-time-programmable)核心1t-fuse产品系列预计送交联电ip alliance program，采用90纳米及65纳米工艺验证，并提供给系统级芯片(soc)设计公司使用。
联电表示，该核心不需额外的光罩或其它工艺步骤，即可扩展至该公司cmos工艺使用，以协助ic设计人员缩短产品上市时程并降低成本，此外还可供110纳米或80纳米工艺采用。
sidense的高密度宏指令经参数化之后，可获得不同的组成组件，并且可以用来作为光罩只读存储器的外部flash、eeprom以及可程序化逻辑门阵列的替代选项。
