随着在32nm节点应用受限设计规则(rdr)浪潮的来临，gartner公司eda设计研究副总裁mary ann olsson表示，如果该势头蔓延下去，有可能限制eda市场的增长。在第18届年度gartner dataquest高级管理人员简报会上，olsson表示，有一定比例的32nm设计肯定将采用rdr，也称之为结构化规则硅(structured regular silicon)。如果该比例大于40%，olsson分析，可制造性设计工具的市场将大幅度萎缩。
采用rdr将使设计工程师能够采用不太昂贵的版图设计工具，并减少使用dfm和成品率分析工具，olsson说。
rdr概念的背后是限制设计工程师产出的版图，目的是增强可制造性，这种势头在大学和idm研究实验室迅速形成。例如，rdr可能对门间距和取向作出限制，或者甚至要求所有形成门的多晶硅功能都具有相同的取向、宽度和间距。
日前，gartner首席eda分析师gary smith表示，在32nm节点，将有越来越多的半导体公司采用rdr，作为确保可接受的成品率和投资回报的一种办法。smith表示，这个概念在45nm已经由ibm证实，其它主要的芯片制造商，包括英特尔公司、amd公司和东芝公司正在协同开发rdr设计工艺技术。
olsson表示，rdr将使设计工程师采用不那么昂贵的eda工具，降低芯片设计的门槛。rdr也将需要弥合芯片制造商和eda公司之间的“鸿沟”，她说。“eda和半导体公司将来要携手并肩地工作。”
olsson表示，32nm节点就像是一个“巨大冲击”的工艺节点，它还将引发芯片制造行业的洗牌。32nm和22nm节点业务的高昂成本，将迫使一些玩家退出芯片制造业，她说，小型无晶圆ic设计公司在向32nm和22nm转移的过程中，也将遭遇困境。
olsson注意到，相对于轰轰烈烈的、最先进的、最前沿的65nm技术而言，即使最先进的公司仍然利用90nm和130nm设计来赚取大部分营业收入。为了证实这一点，olsson举例说，broadcom公司在2007年前就不打算采用65nm制造工艺；而在头号代工厂tsmc，仅仅有17%的芯片制造采用90nm工艺，绝大部分还是采用成熟的工艺节点(90nm以上)。她说：“真正获利丰厚的、有利可图的仍然是130nm和90nm工艺节点。”
olsson表示，gartner预测大约2020年450nm代工厂将上线生产，但是，很少有公司将采取实际步骤。她认为，450nm作为非常“昂贵”的投资，将掌控在极少数企业手中。
