“目前的可制造性设计(dfm)技术太过复杂。”在近日于美国加州举办的bacus光掩膜技术研讨会上，众多发言人纷纷表示。
“dfm成本太高，而且很难理解。”cypress半导体公司负责工艺集成技术开发的首席工程师artur balasinski表示。他呼吁采用标准化、参数化的版图单元，并通过更完善的ic版图来提高可制造性。
英飞凌科技公司光学接近校正(opc)专家kai peter简要介绍了一种光刻友好设计(lfd)方法，目前英飞凌在用于数字ic版图的库单元中就采用了该方法。他表示，目前流程已经建立，并能够检测到那些已通过设计规则检查(drc)的版图中的“热点”。
“现在很难对与dfm有关的争议进行评论，因为业界对什么是dfm还没有达成共识。”mentor graphics公司物理验证业务部软件开发工程师fedor pikus介绍，“mentor graphics正在开发一种‘良率服务器(yield server)’，用来将综合方法中各种不同的工具和增强性能链接到dfm。”
从目前来看，balasinski认为，面向设计的制造(mfd)由于使用简便因而较dfm更受欢迎。他举例说，如果想要修正器件失配，通常情况下会首选mfd的曝光校正法，而不是dfm针对间距和方向的设计规则法。他进一步指出：“这也意味着dfm必须降低成本才具有竞争能力。”
英特尔的dfm方法
我们将dfm定义为“防止和减少可变性的方法集”，英特尔公司逻辑技术开发中心高级设计总监sunit rikhi表示：“在技术定义期间，我们从源头预防可变性。”
英特尔的dfm方法包括了严格的设计规则。“我们在不断限制变化，因为变化会导致可变性。”rikhi表示。在近日的英特尔开发者论坛(idf)上，rihki做了一场关于“随着工艺挑战加剧，英特尔如何展开dfm技术”的演讲。“在过去的三个技术时代，我们已经开发出一种基本技术，即在工艺定义中预先使用推测性dfm光刻仿真。通过以正确方式使用推测法，我们开发了光罩增强技术(ret)，现在已经写入工艺设计规则中。”他说。
但是对于那些没有统一的设计、工艺开发以及制造产品线的公司来说，他们可以紧密合作，从而与英特尔的工艺与产品并行开发方法相匹配吗？他们能利用商用的dfm工具来协同优化设计与工艺吗？
对此，vlsi research公司总裁risto puhakka表示，代工厂、新创无晶圆厂以及eda供应商们正在不断提高合作水平。
“那些拥有自己的工厂和工艺开发技术的公司毫无疑问具备了dfm优势。在过去几年间，许多无晶圆厂都感觉痛苦。但是我也发现，过去几年中，一些代工厂已经提供了与eda工具的链接，这有助于缩小设计与制造之间的缺口。”puhakka表示。
确实，在过去，代工厂总是小心翼翼地防止他们的工艺信息泄密。然而，一些无晶圆厂公司现在已经逐渐成长，他们强势地要求代工厂和大型eda供应商开发接口，以便于dfm工具可以导入所需信息。例如，台积电就向其客户提供65nm的工艺信息。
“像高通和赛灵思等公司已经拥有非常强大的dfm计划。到目前为止，在要求台积电开放通信生产线，为向dfm工具中引进工艺信息而建立相关流程方面，这两家公司的呼声最大。代工厂已经拿出了向dfm工具输入信息的方法。此外，dfm工具自身也变得越来越强大。” puhakka说。
然而在ip保护方面，rikhi表示，“我仍然认为非idm企业受制于契约参考和ip访问控制。我们收到一些dfm新创企业的消息，他们正在开发新的工具，这些工具既能让使用者隐藏他们的ip，又能把ip开放给设计的其它方，并且可以分开制造。”
f1：结构校正法ic设计流程采用标准化的版图单元，能够简化dfm设计
dfm有待改善
对于提高版图质量而言，目前有两种途径，除了采用更加严格的设计规则外，设计人员还可以利用优化且单元参数化的结构校正法(correct-by-construction)。“在这两种方法中，后者更可取。” balasinski解释道，“因为后者的版图单元不是很多，所以很容易标准化。”
balasinski表示，优化的ic版图减少了工艺可变性，并简化了掩膜制作。而针对模拟/rf设计，balasinski认为，像指数级泄漏(exponential leakage)、rf电容耦合和器件失配等设计问题都可以通过减少工艺变化得到缓解。不过，他接着提出一个问题：谁应该采取主动？是工艺开发人员、cad工具开发商还是设计师？
“在当前的设计流程中，设计与制造严重脱节。”balasinski表示，“cad人员在进行设计时并没有考虑可制造性，而设计进入制造阶段后却由于时间问题无法对版图进行修改。”不过他接着说：“整个流程仍有望得到改进。我们只对少量重要的版图单元进行了标准化，而且我们需要确保有合适的单元库供设计人员选择。”
单元参数化应当遵循结构校正工艺，用于确保一些工艺参数，比如最小临界尺寸足
