mentor graphics日前宣布，意法半导体(stmicroelectronics)决定将catapult c综合器的元件库加入意法半导体的标准asic设计套件中。这是意法半导体首次将高层次综合技术导入该公司的asic设计套件，它将使电子系统级(esl)设计方法学被全球的asic设计工程师所采用。
意法半导体ftm事业部副总裁、cad中心及设计解决方案总经理philippe magarshack表示：“catapult c 综合器是经过验证的工具，能加速高性能数字信号处理硬件实现的开发进程。catapult c 综合器的元件库是第一个满足我们公司严格标准的高层次综合工艺库。我们现在可以把高层次综合的好处带给那些需要快速开发新一代复杂设计的客户，特别是从事移动、电信以及消费类产品开发的客户。”意法半导体和mentor graphics合作多年后，决定采用catapult c综合器的元件库。两家公司曾共同合作开发出多种定制的元件库和测试程序，并将它们和意法半导体标准asic设计套件中后续的实现工具整合在一起。
意法半导体还参加了catapult硅片合作厂商计划(silicon vendor partners program)，这项计划让asic、fpga和半导体芯片代工厂商提供认证合格的catapult c综合器的元件库给他们的客户。mentor graphics和意法半导体根据这项计划进行广泛的测试来确保在意法半导体的asic工艺下catapult c 综合器的元件库的质量和可靠性。这使得意法半导体的客户只要采用catapult c 综合器在意法半导体的asic工艺条件下流片就能有效地提高实现效率并降低设计风险。
