设计人员如何从系统级规范出发来研制可制造的硅片？medea+dac(设计自动化大会)的与会嘉宾提出一些建议，包括形式规范、抽象软硬件接口，以及使用硅结构的规范。
会议主持人、意法半导体前副总裁joseph borel指出，65纳米芯片总体开发费用已接近4000万美元，抢先完成正确设计显得尤为重要。他呼吁采用“应用设计平台”，这样，形式规范可被减少到rtl设计，同时，物理版图也会牵涉到可制造性设计(dfm)问题。
esterel technologies总裁eric bantegnie将形式建模语言作为电子系统级设计(esl)的使能器。他指出：“如果你在稳固的形式基础上构建esl，就能自动地链接esl到rtl。”bantegnie表示，现有的建模语言对复杂行为不合适，c能执行排序，但描述并行或临时行为存在问题。hdl在并行描述上表现较出色，但排序、状态机和临时行为困难。他表示，业界需要一种面向应用的语言，能提供直接、分层化的行为描述和持续控制、信号处理，以及对状态机本质的理解。有了形式建模语言，自动代码生成成为可能。他表示，从单个的形式模式来看，设计师能得到有效的可综合hdl模型、systemc仿真代码、嵌入c代码和形式验证输入。其公司的esterel studio提供到hdl、systemc和c的形式综合及编译。形式建模语言是成熟的，适合软硬件设计及真实世界的应用。他还指出：“这些语言不意味着取代，你仍然保留systemc和hdl。但如今，你已经有了在设计流程早期便能表达形式规范的方式。”
tima研究学院系统级综合研究总监ahmed jerraya探讨了从形式规范到交易级建模(tlm)的转换。他强调了将多处理器系统级芯片作为完整设计的重要性，包括硬件和软件。“在转向esl之前我们需要解决的关键问题是如何抽象硬件软件接口，”jerraya表示。“我们知道如何编码硬件和软件，但我们不知道如何将接口抽象化。”jerraya指出，经典设计只注意硬件模块和内连。tlm方法抽象出硬件ip、硬件通道，并使用指令集仿真和二进制软件。下一步是不仅提取硬件和软件ip，而还包括软件-硬件接口。这种抽象的一大挑战是独立于硬件的软件，包括低级行为，如中断。jerraya表示，在tlm上有许多抽象级。在最低级上很清晰：二进制软件、rtl cpu、rtl硬件和物理存储器。在较高级，软件可能是本身的，还可能有总线功能模型接口及高级cpu仿真。
德国tubingen大学教授wolfgang rosenstiel讨论了tlm设计在不同抽象级的好处。他指出，系统级设计只在可能追踪整个设计流程的成本、性能和功率时才发挥作用，系统级设计任务必须被综合。tlm的好处包括独立于硬件的软件开发、结构研究和平台管理。有了平台管理，就可能整合规范环境如统一建模语言(uml)或matlab，从抽象规范产生虚拟原型并最终将不同的系统合并到联合可执行的systemc模型内，附带要求、独立于硬件的软件、中间件和硬件。独立于硬件的软件要求早期软件性能评估、平台优化和软件精炼。软件精炼任务包括自动化的目标代码生成、优化映射和多内核任务例程、功率意识的软件编译和软件综合。“我们需要在多内核硬件上对并行软件进行仿真和调试，但只有当我们有更多抽象模型时才可能实现。”结构开发需要系统级通信分析和优化；系统级功劳优化和互连；多级tlm抽象。他提议tlm作为新的规范与rtl之间的中等级别。当前的tlm抽象级包括无时序、时序、周期近似、周期精确和rtl。
意法半导体公司战略和系统技术经理coppola表示就rtl到实现链接发表了看法。成功的一大关键是设计“规则性”。那已成为设计生产率每一定量步骤的使能器，他认为它减少了费用并增强了系统制造能力。设计复杂性和不断增加的多变性要求计算结构和设计平台能有新方法。这些均要求45纳米及以下节点的新结构、以通信为中心的方法，如片上网络(noc)及新设计工具技术。
coppola表示，在65纳米及以下，设计要求制造鲁棒性和系统级预测能力，所导致的结果将是日益转向可编程结构。coppola呼吁能提供性能和实现成本介于当今asic和fpga之间的“中间基石”的新方法。coppola还表示，硅和eda工具之间的设计生产率差距可通过增添综合过的ip装配、规则性、noc及硅实现平台来消除。规则性还将帮助解决dfm问题，并提供更高的良品率。
