华虹nec选择synopsys作为其首选eda供应商
全球领先的电子设计自动化（eda）软件工具领导厂商synopsys与中国最先进的集成电路制造商之一上海华虹nec电子有限公司今日宣布，双方将携手开发应用于华虹nec0.18微米工艺的参考设计流程2.0。华虹nec选择synopsys作为其首选eda供应商后，将充分利用synopsysprofessionalservices开发基于synopsysgalaxy™设计平台和discovery™验证平台，以及华虹neci/o和标准单元库的完整rtl-to-gdsii参考设计流程。
华虹nec和synopsys联合开发的参考设计流程2.0助设计人员应对时序闭合的挑战，降低风险并实现复杂的系统级芯片（soc）的预期成功。该流程采用具有rtl合成、物理实现和签证功能的galaxy设计平台，以及包括rtl仿真vcs®解决方案的discovery验证平台。参考设计流程2.0的最新功能包括jupiter-xt™设计规划解决方案具备的增强型平面，以及dftmax和tetramax®工具具备的可测试设计(dft)和自动测试图形生成(atpg)能力。
华虹nec-synopsys参考设计流程2.0还采用synopsys完整的集成电路部署解决方案，包括rtl合成、测试、功率优化和物理设计。此外，参考设计流程2.0还包括用于整个芯片功率分析的primepower、用于最终设计签证的primetime®si、star-rcxt™和hercules™解决方案，以及formality®等效检查器。通过采用designware®库可以实现广泛的设计兼容性和ip验证。
华虹nec设计服务部高级总监李向阳表示：“这一解决方案将帮助我们的客户提供高性能低风险的半导体产品。synopsys的galaxy设计平台和discovery验证平台与我们成熟的标准元件库相结合，将有助于我们的客户解决复杂的设计问题，同时满足对产品上市时间的苛刻要求。”
synopsys战略市场开发部副总裁richgoldman表示：“华虹nec需要成熟的硅设计流程来帮助其客户实现复杂soc设计的预期成功。因此，我们双方一直在密切合作以保证synopsys的设计流程与华虹nec的硅工艺实现无缝整合，为我们共有的客户提供经过测试的rtl－to-gdsii解决方案。我们希望未来可以与上海华虹nec继续保持良好的合作，共同开发更多先进的硅技术。”
流程发布
从即日起，客户可以通过华虹nec的客户经理申请华虹nce－synopsys参考设计流程2.0。
