芯原股份有限公司(verisilicon holdings co., ltd.，简称“芯原”)和中芯国际集成电路制造有限公司(smic)日前共同宣布，推出用于中芯国际0.13μm低漏电工艺的芯原标准设计平台(standard design platform，简称sdp)。该sdp包括用于单端口和双端口静态存储器(sram)的存储器编译器、扩散可编程只读存储器(rom)、双端口寄存器文件编译器、标准单元库以及i/o单元库。
据介绍，这种新的sdp被特别优化，适用于低漏电和低电源，并且已经通过中芯国际的0.13μm low leakage silicon shuttle prototyping service在硅中得到证明。此外，这种sdp支持业界领先的eda工具，包括cadence、synopsys、magma和mentor graphics。
芯原董事长、总裁兼首席执行官wayne dai博士表示：“全球数百个客户已经将芯原的sdp用于他们的设计中，许多复杂的百万门的系统级芯片(soc)已经实现了首个硅成功并且开始了批量生产。我们已经为这种新推出的sdp开发了低漏电和低电源技术、特别为中芯国际的0.13um低漏电工艺进行了优化；这项技术能显著降低集成电路(ic)电能消耗，从而实现电池支持的应用产品(如手持设备)的优化使用。”
