cadence设计系统公司进一步拓展了cadence encounter数字ic设计平台的功能，发布了encounter timing system。这套新系统为客户提供了面向时序、信号完整性和功耗的统一视图和单一来源——从设计和物理实现，到最后的签收（signoff）分析。它不仅满足了实现和签收分析的需要，前端设计团队还可以利用其全局时序调试功能，实现根源分析和时序收敛，并且它还拥有着图形用户界面。
通过encounter timing system，数字ic设计师可以克服不断缩小的工艺节点带来的困难，缩短上市时间、提高效率，将和信号完整性分析应用到设计流程的各个方面，并降低总生产成本。cadence encounter timing system具备了celtic ndc领先的信号完整性（si）分析和悲观剔除技术的全部优点，具备了达到签收质量的时序、延迟计算、电源完整性等功能，并且与encounter conformal技术紧密联结，以在设计流程所有阶段得到全局、系统级的时序视图。
为了方便设计师识别和找到时序问题的来源，encounter timing system设计了强大的以图形为基础的时序调试功能，用于精确的根源分析和迅速的时序收敛。encounter timing system还支持第三方的格式，例如liberty和sdc，并充分发挥了有效电流源模型（ecsm）的性能，这是业内第一个、也是惟一一个开放的、经实际生产证明的高级延迟模型格式。
