快速系统原型技术已成为soc(片上系统)验证的主要手段之一,但大多数的原型描述仍使用verilog/vhdl语言,描述效率低。以软件编译式系统设计(scsd)为基础,提出了soc的原型验证流程,用handel-c语言描述soc原型,并直接实现在原型验证硬件上;用scsd的软件工具、rc1000和rc200硬件平台搭建了一个soc原型验证系统的样机,并在样机上完成了lena图像处理soc的原型验证;在反复试验的基础上,改进了soc原型验证流程,并设计出了新的原型电路板。
关键词：原型 soc 验证 软件编译式系统设计 handel-c
由于soc设计复杂度不断增加,使得缩短面市时间的压力越来越重。虽然充分利用ip核大大减少了soc的设计时间,但soc验证仍然非常复杂耗时。soc和asic的最大不同之处在于它的系统特性,除了大量硬件模块之外,soc还需要大量的固件和软件,如操作系统、驱动程序、通讯协议以及应用程序等。soc硬件模块数目众多、内嵌软件复杂,传统的基于逻辑模拟的验证方式已不再可行。尤其是软硬协同验证时,模拟时间之长令人难以忍受。为了缩短soc验证时间,快速系统原型(rapid system prototype)验证,即硬件原型和软件原型结合验证,已经成为soc设计流程前期阶段的常用手段[1]。
快速系统原型验证的本质在于快速地实现soc设计中的硬件模块,让软件模块在真正的硬件上高速运行,实现soc设计的软硬件协同验证。该技术实现的基础是强大的fpga和有力的设计描述及编译工具。原型验证系统由三个部分组成:系统硬件、软件编译器和运行程序。系统硬件设计的核心部分是定制的fpga并行系统,用来实现soc设计中的关键模块如mpeg编码器,系统硬件的常规模块可由商用芯片实现。软件编译器则把寄存器级或门级设计及其验证环境扁平化,映射到系统硬件。运行程序控制原型系统的运行、设计调试,一般采用c-api编程,并且有开放的软件结构,便于后期紧密集成。
快速系统原型验证采用商用芯片实现设计中的常用模块,只有核心模块才用fpga实现,因此提高了原型系统的速度,减少了原型描述及其实现的工作量,降低了原型验证系统的成本,更适合于开发出针对某个领域的验证平台。但目前的soc原型的描述主要使用verilog或者vhdl,描述的级别低、复杂度高、容易出错,因此不能很快地实现soc的原型。本文的目的就是找出一种方法,用高级语言(如c语言)来描述soc的原型,并实现在设计的原型验证硬件上。
1 soc原型的handel-c描述及其实现流程
celoxica公司提出的软件编译式系统设计(software-compiled system design,scsd)把软件设计技术引入硬件设计,直接用handel-c语言描述硬件设计,大大改善了硬件设计效率。scsd的软件工具包括集成开发环境(dk)、平台开发工具(pdk)以及系统级硬件描述语言handel-c等。dk可以编辑、模拟、调试并编译handel-c源代码,生成edif、verilog或vhdl代码,并能够与modelsim一起协同模拟handel-c和verilog设计[2]。pdk由数据流管理器(dsm)、平台抽象层(pal)和平台支持库(psl)三个层面构成[3]。通过dsm,可以很方便地在软件和硬件之间实现转移设计的功能,便于快速地划分设计,找到最优的划分方案;pal提供与api方式访问原型电路板一致的硬件资源,实现handel-c设计的可移植性;psl为dk和handel-c设计提供与电路板、可编程器件或开发工具有关的支持,更接近驱动程序的概念。
scsd的整套软件工具能够把handel-c描述的设计直接实现到fpga上,因此非常适合soc原型的描述及其实现。本文以scsd为基础,提出了soc/ip的原型验证流程,如图1所示。
图1 soc/ip原型实现的基本流程及其eda工具
在soc原型验证中,不同的硬件模块用不同的方式实现。处理器用主机cpu或者原型硬件中的嵌入式处理器实现;存储器用原型硬件中与fpga直接相连的存储器排实现;verilog描述的核心模块在fpga中实现;各种外设模块用原型硬件中的外设资源实现;模块之间的互连实现在fpga和原型硬件的互连总线上。ip原型验证需要确定它的外围逻辑环境、验证向量生成机制和验证结果分析检查策略。本文把soc和ip验证中所有需要描述的模块及其互连与原型硬件的映射关系以及原型验证的硬件支持统称为设计的验证环境。被验证的设计用verilog/vhdl语言描述,验证环
