本文在分析了非对称同步fifo的结构特点及其设计难点的基础上，采用vhdl描述语言，并结合fpga，实现了一种非对称同步fifo的设计。
关键词：非对称同步fifo；vhdl；fpga；dll；blockram
引言
fifo是一种常用于数据缓存的电路器件，可应用于包括高速数据采集、多处理器接口和通信中的高速缓冲等各种领域。然而在某些应用，例如在某数据采集和处理系统中，需要通过同步fifo来连接8位a/d和16位数据总线的mcu，但是由于目前同步fifo器件的输入与输出数据总线宽度相等，不能满足这种应用，因此通常采用输入与输出数据总线宽度均为8位的同步fifo作为它们之间的数据缓冲，并对mcu数据总线的高8位采用软件进行屏蔽，或是在同步fifo外围增加数据锁存器及逻辑控制器件的方法解决。为了提高效率和降低系统设计的难度，本文采用vhdl描述语言，充分利用xilinx公司spartan ii fpga的系统资源，设计实现了一种非对称同步fifo(输入与输出数据总线宽度不一致的同步fifo)，它不仅提供数据缓冲，而且能进行数据总线宽度的转换。
非对称同步fifo的设计难点
对于非对称同步fifo的设计来说，不能简单地通过修改现成的同步fifo模块而得到，这是因为非对称同步fifo的设计有以下几个需要解决的难点问题：
(1) 写数据与读数据总线宽度不同。设写数据与读数据总线宽度分别为win和wout，必须对win>wout和win<wout这两种情况进行写数据与读数据总线宽度的正确转换。
(2) 如何协调内部处理过程中不同的时钟频率。例如输入2个8位字节需2个时钟周期，而输出1个16位字节只需1个时钟周期，所以必须为内部数据处理提供不同的时钟频率。
(3) 由于写数据与读数据总线宽度不同，所以，要操作正确，必须保证数据存储排列的顺序及空/满标志产生的正确。
另外，由于fpga中的寄存器个数有限，而fifo是一种基于ram的器件，需要占用大量的存储空间。通常在编写vhdl程序时用数组描述的方法来设计数据存储结构，在综合时会耗用大量的寄存器，所以这种方法在fifo的设计中是不可行的。
非对称同步fifo的设计
针对以上设计中的难点，本文采用vhdl描述语言，利用xilinx公司spartan ii fpga设计实现了一种非对称同步fifo，设计中充分利用了fpga中的资源如时钟延迟锁相环(dll)和blockram。
fpga中的dll
fpga 中的dll是一种很好的资源，xilinx公司spartan ii、spartan iie、virtex-e等系列器件中就采用时钟延迟锁相环技术进行fpga内部的时钟控制，它可以对时钟进行倍频、锁相等操作。
本设计中要利用spartan ii系列器件中的dll产生二倍频时钟信号，电路原理图如图1所示。其中ibufg、ibuf、bufg、obuf是时钟缓冲器，提供时钟信号的最小时延。
fpga中的ram
xilinx公司的fpga器件提供了片内ram可供直接使用，而不必使用寄存器来构成存储空间，从而大大提高了芯片的利用率。根据型号的不同，fpga中提供了两种结构的ram：分布式ram和blockram。分布式ram可以利用可配置逻辑模块(clb) 设计实现，主要用于小容量片内存储；blockram是fpga内部的专用ram模块，通常沿芯片的垂直边排列。根据具体型号不同，fpga内部的blockram在单位容量和总体容量上都有较大的不同。本设计将采用blockram用于fifo的编写。由于在xilinx公司spartan ii fpga器件库中没有现成的宏模块，就需要自己生成blockram模块，具有较高的灵活度。利用xilinx公司的配套软件ise foundation和ise webpack中都带有的coregenerator程序包，可以很方便地建立用户所需的模块。只需要输入blockram模块的名称、blockram的类型(如单口还是双口)、地址线和数据线的宽度，就可以生成用户希望得到的结构。一般来说，生成的结构会自动加载到当前的项目中，从而可以像器件库中的元件一样调用。
非对称同步fifo的结构
