本文主要介绍了基于fpga技术实现与pc串行通信的过程，给出了各个模块的具体实现方法，分析了实现结果，验证了串行通信的正确性。
关键词：串行通信；fpga
引言
串行通信即串行数据传输，实现fpga与pc的串行通信在实际中，特别是在fpga的调试中有着很重要的应用。调试过程一般是先进行软件编程仿真，然后将程序下载到芯片中验证设计的正确性，目前还没有更好的工具可以在下载后实时地对fpga的工作情况和数据进行分析。通过串行通信，可以向fpga发控制命令让其执行相应的操作，同时把需要的数据通过串口发到pc上进行相应的数据处理和分析，以此来判断fpga是否按设计要求工作。这样给fpga的调试带来了很大方便，在不需要dsp等其他额外的硬件条件下，只通过串口就可以完成对fpga的调试。本文采用quartusⅱ3.0开发平台，使用altera公司的fpga，设计实现了与pc的串行通信。
图1 总体框图
图2 发送接收流程图
图3 状态机变换
总体设计
主要设计思想：pc向串口发送命令，fpga通过判断接收的控制字执行相应的操作，总体框图如图1所示。
设计包括三部分：1、通过向i/o端口发送高低电平以达到控制外部硬件的要求。2、完成芯片内部逻辑的变化。3、将需要的数据先存起来(一般采用内部或外部fifo)，然后通过串口将数据发送到pc，pc将接收的数据进行处理和分析。串口采用标准的rs-232协议，主要参数的选择：波特率28800bit/s、8位有效位、无奇偶校验位、1位停止位。
fpga中各模块的实现
分频模块
设计中需要将3.6864mhz的时钟进行64分频变为57600 波特作为其他模块的时钟基准。具体实现时采用一个6位计数器，将计数器的溢出作为时钟的输出即可实现整数分频。
发送接收模块
此模块是整个设计的核心部分。设计流程如图2所示。在串行通信中，无论发送或接收，都必须有时钟脉冲信号对所传送的数据进行定位和同步控制，设计中采用的时钟频率是波特率的两倍(57600 bit/s)。接收过程：初始状态是等待状态，当检测到0时进入检验状态，在检验状态下如果再检测到0则进入接收数据状态，当接收完8位比特数后判断是否有停止位，如果有则结束接收过程重新进入等待状态。发送过程：初始状态是等待状态，当接收到开始发送的信号则进入发送过程，先发送起始位，再发送8位比特数，每位宽度为2个周期，当一个字节发送完毕后发送一个停止位，发送结束，重新回到等待状态。
控制模块
主要实现的功能是：判断从pc接收的数据，根据预先设计的逻辑进行相应的状态转换。例如：给端口预置一个状态；送开始发送的标志位，送准备发送的数据；给dds送配置信号，控制fifo的读写。程序中状态机设计如图3所示。
设计中需要注意的问题
波特率的选择对于串口通信是很重要的，波特率不应太大，这样数据才会更稳定。整个发送接收过程中起始位的判别和发送是数据传输的前提。为了避免误码的产生，在fpga设计中的串行输入和输出端口都应该加上一个数据锁存器。
图4
