摘要：大约束度卷积码作为信道纠错编码在通信中得到了广泛的应用，而其相应的viterbi译码器硬件复杂度大，限制了译码速度。分析了viterbi译码器的结构，优化了各模块，合理地组织了存储器结构，简化了接口电路。用fpga实现viterbi译码器，提高了译码器速度。
关键词：卷积码 viterbi译码 acs 路径度量存储 fpga实现
viterbi算法是一种基于最大后验概率的卷积译码算法，应用广泛。cdma的is-95标准和wcdma 3 gpp标准将卷积码作为高速实时数据传输的信道纠错编码，使viterbi译码器成为移动通信系统的重要组成部分。
为保证纠错性能，卷积码结束度一般选择比较大的，在3 gpp中规定约束度k=9。出于实时性的考虑，移动通信系统中对译码时延的要求比较高，需要高速译码器的支持。可是viterbi译码算法的复杂度、所需存储器容量与结束长度成指数增长关系，成为限制译码器速度的瓶颈。viterbi译码器每解码一位信息位就需对2 k-1个寄存器的状态进行路径度量，并对相应的存储单元进行读写。这种情况下，可以采用状态路径存储单元分块的方法，以提高其译码性能，缺点是acs单元与存储器之间的接口电路十分复杂，不易实现。
本文分析和优化了viterbi译码器的结构，提出了一种fpga实现方案，简化了接口电路，提高了速度。用这种结构实现的单片集成译码器译码速率达350kbps、时钟频率30mhz。以下先分析译碱器总体结构，然后对各模块设计和实现做详细说明。
1 算法简述及译码器结构
本文采用3 gpp标准规定的k=9，码率r=1/2的(753,561)卷积码，卷积编码器送出的码序列c，经过信道传输后送入译码器的序列为r。译码器根据接受序列r，按最大似然准则力图找出正确的原始码序列。
viterbi译码过程可用状态图表示，图1表示2个状态的状态转移图。sj,t和sj+n/2,t表示t时刻的两个状态。在t+1时刻，这两个状态值根据路径为0或者1，转移到状态s2j+1和s2j+1,t+1。每一种可能的状态转移都根据接收到的有噪声的序列r计算路径度量，然后选择出各个状态的最小度量路径（幸存路径）。viterbi算法就是通过在状态图中寻找最小度量路径向前回溯l步，最后得到的即为译码输出。
本设计采用xilinx virtex600e fpga芯片，在aldec公司的active-hdl仿真环境下，用verilog语言完成，并用xilinx的ise4综合实现。viterbi译码器系统框图如图2所示，主要由bmg(路径计算模块)、acs(加比选模块)、tb(路径回溯模块)、mmu（路径存储模块）等部分组成。采用并行流水线结构，各个模块在控制信号统一监控下工作，减少了读取数据所需时间，充分发挥了fpga高速计算的特性，提高了整个系统的效率。
2 子模块的优化和实现
2.1 acs模块
由于采用的卷积码约束度k=9，在译码过程中，每一时刻有2k-1=256个状态，512个度量路径值，为了获得高速率，需采用尽可能多的acs单元。但由于实际应用中需求电路面积小、功耗低，决定了acs单元的数目不能太多。经过实验证明，采用4个acs单元并行处理，完成可以达到应用要求。
acs单元用来计算选择状态的路径度量。它需要不断地读出路径度量作为操作数，然后将更新的度量写回各个状态。由于采用4个acs单元并行处理，为不造成流水线堵塞，如何对ram中的度量数据进行读写是关键。如前述，本文采用状态路径存储单元分块的方法。将所有状态分成4组，分别对应于4个acs。每次运算时，4个acs同时从各组状态值中读取数据进行操作。
由图1可知，状态sj和sj+2/n在状态转移中同时得到两个新状态s2j和s2j+1。因此为了acs能够同时取出这两个状态值，sj和sj+2/n必须存储在不同的ram组中。同样，两个计算出来的新状态s2j和s2
