摘要：给出了一种用于第三代移动通信系统（3g）cdma2000基站的时钟同步方案。由一个双星接收卡接收gps/glonass标准秒信号作为整个时钟同步系统的参考，分两级锁相环实现：第一级锁相环采用软件锁相，输出10mhz信号作为第二级锁相环的参考源；第二级锁相环为两个模拟锁相环，分别输出16fc和48fc（fc=1.2288mhz）。2s信号16 fc分频得到。该设计保证了输出时钟的长期稳定性和短期稳定性，满足协议所规定的同步精度。详细介绍了数字鉴相器、2s产生电路、相差检测及控制电路的电路设计和有关仿真结果。
关键词：时钟同步；锁相环；恒温晶振；鉴相；分频
1 引言
第三代移动通信体制（3g），能够提供从语音到数据的全方位业务。cdma2000的3g通信网络主要由核心网（cn）、cdma2000基站控制器（bsc）和基站收发系统（bts）构成。一个bsc可以带若干基站，每个bts可以带若干扇区载频，bts通过a bis接口与bsc相连,bsc通过a1、a2、a5接口与移动交换中心(msc)相连，而bsc与bsc之间采用a3、a7接口,bsc和bts构成接入网子系统bss。要求系统时钟与gps或glonass同步,当外同步失效时,系统本地时钟维持以下指标8小时以上：发射频率容限优于±0.05ppm，导频率时间校准误差小于10μs，同基站所有cdma信道时间误差小于1μs，导频信道至码分信道的相位误差不小于0.05rad。
2系统时钟同步方案
3gbts时钟同步系统主要向其它模块提供以下时钟信号：10mhz，用作测试仪器的参考时钟要求频率稳定度优于±0.05ppm；2s（0.5hz），整个系统的频率基准要求频率稳定度优于±0.05ppm；16 fc（fc = 1.2288mhz），用作数字框内单板的i/o时钟及其它时钟的参考源。
为满足以上要求，采用两级时钟锁相环的方案。第一级锁相环采用gps秒脉冲作为参考频率，采用软件算法配合硬件锁相生成控制电压，控制恒温晶振（ocxo）的振荡频率，产生10mhz信号；第二级锁相环采用10mhz作为参考源，用硬锁相的方法合成系统的其它时钟，如16 fc和48 fc。系统2s基准信号用16 fc分频而得,同时用gps秒脉冲2分频得到gps_2s信号用于调整2s的相位,使其与gps秒脉冲作再一次的相位校正。本地10mhz采用恒温晶振,0~60℃温度范围内频率稳定度为±0.01ppm，老化率优于±0.0005ppm，完全满足协议要求的±0.05ppm稳定度及8小时的保持时间的要求。系统同步的两级锁相环方案见图1所示，第一级主锁相环gps/glonass接收卡输出标准秒信号与ocxo输出10mhz信号通过epld数字鉴相器进行鉴相，输出一个8bit的相差。cpu系统读入相差值，通过一定的控制算法，输出一个16bit的数字调谐电压给d/a转换器，d/a将其变成一个模拟量去控制ocxo频率的变化。采用这种方案的好处是输出频率的长期稳定度由gps标准秒信号保证，而短期稳定度取决于ocxo恒温晶振。
3数字鉴相器电路
数字鉴相器电路如图2所示。其核心是一个位宽8bit的计数器。第二级锁相环输出的16 fc信号为计数脉冲。同时用16 fc 作为时钟去采集gps_1s信号的上升沿作为计数器的同步清零信号。sclr信号同时还作为鉴相值的锁存信号。计数器清零在鉴相值锁存之后。pd_int为鉴相中断信号，pd_clr_en为软件清零使能信号。实际工作过程是这样的：在每一个gps秒脉冲的上升沿将鉴相值锁存，同时向cpu发出中断请求，cpu响应中断读取鉴相值，sclr信号同时还将计数器清零。
图2 数字鉴相器电路
42s产生电路
本模块产生bts系统的基准时钟2s信号，同时还产生0.1s提供给故障检测电路。由于16fc是以gps_1s信号为参考经过两级锁相环得到的时钟，它综合了gps信号的长期稳定度和10m ocxo的短期稳定度，所以 2s信号由16 fc分频获取，而不是由gps_1s经过2分频直接得到。图3为分频器电路。由于将16 fc分频为2s，分频比达1.96608×107，因此采用一个位宽为26bit的计数器，对16fc的上升沿计数，当同步置数端sload为“1”，则在下一个16 fc的上升沿将13893632置入计数器，当计数器计到53215231
