数字设计的商用逻辑综合工具可大大提高设计师的设计效率。该技术不仅改进了数字设计，而且还促进了20世纪90年代半导体产业的巨大增长。在电子设计中，综合就是在较低的抽象层次自动地将某个电路的描述编译成等效电路。为了实现这种变换，逻辑综合工具采用一种实现基本逻辑功能的预设计单元库来把设计师描述的电路映射成门电路的集合。数字综合把寄存器传送级（rtl）设计转换成门电路级等效电路。只要物理参数不是至关重要的，逻辑电路设计师便可以使用数字综合，无须过多考虑物理实现方法。
现在，半导体制造工艺的进步已使晶体管的尺寸缩小到极小，因此设计师必须考虑到设计的物理特性问题。物理综合工具是对逻辑综合的一种补充，物理综合工具允许设计师规定电气和物理参数，以指导布局布线工具。这些工具使用起来要比逻辑综合工具困难，原因是它们需要有关电气寄生效应和制造工艺方面的知识才能提供所需的指令。工具遵循设计师的指令工作，并在生成和调整实现设计的逻辑门序列时考虑到物理隐含义。大多数线宽为 180 纳米及180纳米以下的设计均要求采用物理综合。物理综合应用上的复杂性与工程师使用模拟综合时遇到的困难类似。当一个产品要求从计算系统转向通信系统时，设计公司的生产效率就会下降，这是因为一个设计中的模拟部分的效率不会像数字设计那样达到很高的效率。
电子工业要持续增长，就要大大提高模拟设计的效率。混合信号器件可以提供机械系统与计算系统之间的接口，并能实现通信系统的互连。最近三年，几家新公司瞄准了模拟综合市场。就像任何开创性工作那样，模拟综合市场也是好坏参半，模拟综合领域没有提供一种统一的解决问题的方法。多数早期的供应商均在重新审视其营销方式。
模拟设计与综合
模拟设计比数字设计难度大、费时间。模拟设计师的人数也远远少于数字
设计师，因此，随着混合信号设计数量的增加，生产率便成了瓶颈。工程师设计模拟电路的方法是，先输入原理图，再利用原理图编辑程序的特性和标示功能来确定各个元件的规模并为它们设定偏置。为了对设计进行仿真以观测其工作特性，工程师必须研制测试台，设定工作目标，进行仿真，必要时修改电路，然后再重复以上过程，直到达到设计目标为止。由于模拟仿真属计算密集型，这一仿真过程所需时间比数字仿真长。工程师一旦定下某一电路，就必须把网表提供给布局布线和提取工具，以完成设计过程。模拟综合工具可加快设计的仿真，优化设计过程，节省大量的时间（参考文献1）。模拟综合与数字综合迥然不同。数字综合使用它在单元库中找到的单元来实现所需功能，从而把对一个功能块集的描述映射成一个门电路序列。每个单元库都是某个芯片制造厂和某种工艺专用的，但这些单元都是门级电路，而不是晶体管级电路。由于设计师必须直接用晶体管和基础无源器件来实现设计，所以模拟综合没有单元库。模拟综合从实现某一模拟功能的一个通用电路开始，例如锁相环(pll)、模/数变换器(adc)、数/模变换器(dac)或谐振器。它生成能最佳满足设计师设定的参数和目标的实现程序。在这个过程中，它可能产生成百上千个电路实例。该方法的优点是，没有经过模拟设计培训的设计工程师只要选择一个模板并输入工作要求和合适的过程参数，即可生成混合信号设计的模拟部分。如果逻辑设计师对阐述所需电路的性能的基本物理和电气定律有所了解，这种方法很有用。而对于许多数字设计师来讲，这种培训要求他们更新电子学方面的知识。
最初推出的模拟综合工具是一种由功能模板、试验台生成程序、仿真程序和评估程序组成的系统。评估程序可以决定结果是否达到了目标，系统是否需要修改某些参数并重新执行此过程。在修改参数时，工具可以采用随机算法，如monte carlo，也可以使用更精确的以先前结果为决策依据的试探性算法。市场结果产生了若干产品系列，这些产品都力图提高模拟设计的生产率。你现在仍然可以找到采用这些方法来解决问题的模拟综合产品。你可能会发现有些供应商销售ip（知识产权）功能块和工具，并使之符合你的要求。此外，你还可以使用现场可编程模拟阵列(fpaa)。
