目前的电子设计大多是集成系统级设计，整个项目中既包含硬件整机设计又包含软件开发。这种技术特点向电子工程师提出了新的挑战。首先，如何在设计早期将系统软硬件功能划分得比较合理，形成有效的功能结构框架，以避免冗余循环过程；其次，如何在短时间内设计出高性能高可靠的pcb板。因为软件的开发很大程度上依赖硬件的实现，只有保证整机设计一次通过，才会更有效的缩短设计周期。本文论述在新的技术背景下，系统板级设计的新特点及新策略。
众所周知，电子技术的发展日新月异，而这种变化的根源，主要一个因素来自芯片技术的进步。半导体工艺日趋物理极限，现已达到深亚微米水平，超大规模电路成为芯片发展主流。而这种工艺和规模的变化又带来了许多新的电子设计瓶颈，遍及整个电子业。板级设计也受到了很大的冲击，最明显的一个变化是芯片封装的种类极大丰富，如bga，tqfp，plcc等封装类型的涌现；其次，高密度引脚封装及小型化封装成为一种时尚，以期实现整机产品小型化，如：mcm技术的广泛应用。另外，芯片工作频率的提高，使系统工作频率的提高成为可能。
而这些变化必然给板级设计带来许多问题和挑战。首先，由于高密度引脚及引脚尺寸日趋物理极限，导致低的布通率；其次，由于系统时钟频率的提高，引起的时序及信号完整性问题；第三，工程师希望能在pc平台上用更好的工具完成复杂的高性能的设计。由此，我们不难看出，pcb板设计有以下三种趋势：
---高速数字电路(即高时钟频率及快速边沿)的设计成为主流。
---产品小型化及高性能必须面对在同一块板上由于混合信号设计技术(即数字、模拟及射频混合设计)所带来的分布效应问题。
---设计难度的提高，导致传统的设计流程及设计方法，以及pc上的cad工具很难胜任当前的技术挑战，因此，eda软件工具平台从unix转移到nt平台成为业界公认的一种趋势。
高速数字系统pcb板解决方案
一般情况下，当信号的互连延迟大于边沿信号翻转阀值时间的20%时，板上的信号导线就会显示出传输线效应，即连线不再是显示集总参数的单纯的导线性能，而是呈现分布参数效应，这种设计即为高速设计。
在高速数字系统设计中，设计者必须解决由寄生参数所导致的错误翻转及信号失真问题－即时序和信号完整性问题。目前这也是高速电路设计者必须解决的瓶颈问题。
传统的物理规则驱动
我们可以发现在传统的高速电路设计中，电气规则设定和物理规则设定是分开的。这就带来了以下的缺陷：
---在设计早期工程师不得不花费很多精力进行详尽的前后端(即，逻辑建立－物理实现)分析，以规划出满足电气需求的物理布线策略。
---高速效应是一个复杂的课题，不能简单的通过布线长度及并行线的控制达到预期的效果。
---设计者必然会面对这样的困境，带有假象成分的物理规则在实际布线中根本不适用，他不得不反复进行规则修改，使其具有实用价值。
---当布线完成之后，可以用后验证工具进行分析。但如果发现问题，工程师必须返回到设计中，进行结构或规则的调整。这是一个循环的冗余过程。必然会影响产品上市时间。
---当设计中仅有几根或几十根关键线网时，物理规则驱动可以很好的完成设计任务；但当设计中几百根，甚至几千根线网时，物理规则驱动的方法就根本无法胜任设计任务。
电子技术的发展呼唤新方法、新工具出现，来解决设计面临的瓶颈问题。为解决物理规则驱动高速设计的缺陷，业界从事高速数字电路设计eda工具研发的有识之士，在三年前提出了实时电气规则驱动物理布局布线的构想，从设计思想上对高速数字设计流程进行了改革。
