composer-cadence逻辑图输入
这个工具主要针对中小规模的asic以及mcu电路的逻辑设计,大的东西可能需要综合了。虽然现在电路越设计越大，有人言必称synopsys，但只要仔细到市场上端详一下，其实相当大部分真正火暴卖钱的东西还是用cadence的composer加virtuoso加verilog—xl加dracula流程做的。原因很简单，客户可不买你什么流程的帐，什么便宜性能又好就买什么。备用pc上的工具：workviewoffice
dc-synopsys逻辑综合
这个不用说了，最经典的。但老实说在我们现在的设计流程里用得还不多，最关键问题还是一个市场切入问题。备用工作站上的工具：ambit，这个工具其实很不错，它和se都是cadence出的，联合起来用的优势就很明显了。pc上用的备用工具可以选nt版的synopsys，synpilify也不错，但主要是用做fpga综合的。其实最终你拿到的库有时最能说明问题，它不支持某工具，转换？急吧。
virtuoso-cadence版图设计
这个大家比较熟了，但个人还是喜欢用pc上的tanner。原因是层与层之间的覆盖关系用调色的模式显示出来比直接覆盖显示就是舒服。可惜人家老大，国产的《熊猫》也学了这个模式。倒是以前有个compass，比较好用，可惜现在不知哪去了。
se-cadence自动布局布线
有了它，很多手工版图的活儿就可以不用做的，实在是一大进步。可惜残酷市场上如果规模不大的东西人家手画的东西比你自动布的小40%，麻烦就大了。apollo用的人还不是很多吧。pc上的tanner据说也能做，针对线宽比较粗，规模不太大的设计。
verilog—xl-cadence逻辑仿真
verilog就是cadence的发明，我们的版本比较老，现在该工具是不是停止开发了？cadence新推都叫nc-verilog。synopsys的vcs是不是比nc强，反正两公司喊的挺凶，哪位对这个两个东西都比较了解，不妨对比一下。pc上的modelsim也很不错。我一直觉得仿真是数字逻辑设计的核心，degug靠脑子和手推是不够用的。可惜往往有时候还不能过分依赖仿真结果，因为一些因素还是不能完全包罗进去。如果哪天真的仿真完芯片就必定ok了，做芯片的乐趣也没了。
dracula-cadencelvs、drc、erc、lpe
虽然比较老，已经成了cadence搭售的产品，但是经典了。
star—sim-synopsys（原avant！）后仿真
如果你对小规模的电路不放心（尤其是自建库的设计），用这个做一次full-chip的后仿真，问题就不大了。还有一个是查电路的故障，一个芯片所有逻辑设计都对的，东西就出不来，可以针对性的仿真内部的关键信号。不看过就不知道，其实内部信号的传输远不如你在数字仿真时漂亮。
以上都是传统工具，还有好多新出的工具，因为只是停留在概念基础上，不敢评论了。
以下是几个硬件工具：
示波器、信号发生器、逻辑分析仪：
尤其是逻辑分析仪，查找硬件故障，甚至分析简单的通讯协议，好东西。
fib：
就是聚焦离子束，用来修改芯片逻辑实在太爽了。fib的高手还可以帮你挖开二次铝修改底下的一次铝。
探针台：
这个你可以扎到你没有邦定的pad上测试，配合使用fib就更好了，可以测试电路内部几乎任意点的信号值。
电镜扫描仪：
如果你的电路有缺陷（比如功耗大），它能帮你查出一部分的问题，但铝短路情况查不出。我一直对怎样查出连铝这样的问题比较感兴趣，总之为了得到这样一个诊断结果我跑了好几个地方，花了不少钱和几个月时间。
芯片测试仪：
这个一般倒不必非摸透，大概了解点对设计有好处。
