摘要：鉴于高温恶劣环境下不同晶振搭建的信号源间的频率差不能保持恒定的问题，本文论述了一种基于fpga技术使用直接数字频率合成技术（dds）和锁相环技术（pll）设计工作在恶劣环境下的高协同度信号源的方法。详细阐述了系统的整体结构，系统级性能优化方案和模块级性能优化方案。模拟实际工作环境进行了实验，实验结果验证了设计的正确性。
1引言
某型号感应测井仪工作于高温环境下，接收机需要两路频率差恒定的信号即接收信号和本振信号，以获取地层信息。这两路信号中，一路信号，经发射机发射后经地层反射由接收机接收；另一路信号是与前一路信号频率始终相差2khz的本振信号。传统的应用中，两路信号由不同的晶振产生，但是由于该仪器工作环境温度变化大，不同的晶振产生的温飘不同，导致两个信号源产生的信号频率差不恒定。因此需要设计在高温恶劣环境下频率差始终恒定的信号源。
本文介绍了一种使用直接数字频率合成技术（dds）以及锁相环技术设计工作在恶劣环境下的频率差恒定不变的信号源的方法。由于实际工作时有两个接收机，故需要两路本振信号，两路本振信号间相位差可控。系统结构示意图如图1所示：
图1系统结构示意图
基于系统在恶劣环境下工作的需要，加之很难找到军品级的dds芯片和pll芯片，且在此应用中，要求在0.1s时间内切换使用（6.4mhz，6.402mhz），（3.2mhz，3.202mhz），（1.6mhz，1.602mhz），（0.8mhz，0.802mhz），（0.4mhz，0.402mhz）共五对频率，再者，我们需要对两路本振频率修改其相位差。所以，我们使用军品级的fpga+flash+dac的方式自行设计dds，不仅满足了高温的需要，而且设计灵活，可根据需要自行修改控制方式。再者，目前的主流fpga芯片都集成了pll单元，所以在同时需要使用dds和pll的应用中使用fpga是不二之选。
2dds和pll分系统结构设计
2.1dds基本原理
dds的基本工作原理如图2所示：
图2dds的基本原理图
dds的工作原理是以数控振荡器的方式产生频率、相位可控制的正弦波[1]。电路一般包括基准时钟、频率累加器、相位累加器、幅度/相位转换电路、d/a转换器和低通滤波器（lpf）。频率累加器对输入信号进行累加运算，产生频率控制数据x（frequencydata或相位步进量）。相位累加器由n位全加器和n位累加寄存器级联而成，对代表频率的2进制码进行累加运算，是典型的反馈电路，产生累加结果y。幅度/相位转换电路实质上是一个量化波形存储器，以供查表使用。读出的数据送入d/a转换器和低通滤波器。具体工作过程如下：每来一个时钟脉冲fclk，n位加法器将频率控制数据x与累加寄存器输出的累加相位数据相加，把相加后的结果y送至累加寄存器的输入端。累加寄存器一方面将在上一时钟周期作用后所产生的新的相位数据反馈到加法器的输入端，以使加法器在下一时钟的作用下继续与频率控制数据x相加；另一方面将这个值作为取样地址值送入幅度/相位转换电路（即图2中的波形存储器），幅度/相位转换电路根据这个地址输出相应的波形数据。最后经d/a转换器和低通滤波器将波形数据转换成所需要的模拟波形。
相位累加器在基准时钟的作用下，进行线性相位累加，当相位累加器加满量时就会产生一次溢出，这样就完成了一个周期，这个周期也就是dds信号的一个频率周期。输出频率与时钟频率及频率控制字决定的相位增量（即）的关系如下：
（1）
式中n是相位累加器的比特数[2]。
dds的最小频率分辨率满足关系：
（2）
2.2本系统中的dds系统结构设计
2.2.1系统中的dds系统结构
在本设计中，dds电路的主要任务包括：(1).产生两路同频率的本振信号；(2).保证两路本振之间的相位差是可控的；(3).保证两路本振的频率可同时更改。
本设计中，在dds原理的基础上添加了频率控制字生成电路，相位差控制字生成电路，并生成两路对应于同一频率但对应于不同相位的相位累加值，使用这两路相位累加值作为地址分别查正弦表，再分别进行dac转换和滤波，则得到两路同频率且具有特定相位差的正弦信号。其原理框图如图3所示.
图3dds系统结构设计图
设计中采用altera公司的fpga芯片cycloneep1c6t14417、以及cycloneep1c6t14417的配置芯片、ad公司的高速dacad5447yru来实现dds芯片的功能，累加速度为40mhz，相位累加器的位数为48-bit，截取高13-bit作为ram查找表的地址，波形数据存储深度为2k*12bit（存放1/4个周期的波形数据），dac精度为12-bit。
2.2.2dds中的相位累加器设计
相位累加器是dds的核心，如何保证高的累加速度是一个关键的问题。为了进一步提高速度，设计相位累加器模块时并没有采用fpga单元库中的48位加法器，因为尽管可以很容易地使用进位链实现48位的相位累加器，但当工作频率较高时，较大的延时对系统性能有明显的
