为了在竞争激烈的大屏幕平板电视与其它消费应用中与lcd抗衡，等离子电视(pdp)、场致发射显示器(fed)或电致发光显示器(el)等高电压显示器制造商，都需要先进的显示电子元件以尽可能低的成本提供最佳的电气与逻辑性能的组合。
在大屏幕直视型平板显示器中，需要高达200v的电压来对等离子体(pdp)进行电离、提取电子(fed)和旋转或激励微粒(el)，以及抵消因为行电阻而产生的寄生阻抗和电感。某些应用，如等离子显示器中的行驱动器，还需要高达3a的电流，如此高的电流会导致很高的电阻损耗以及过多的功耗。
这些损失主要是因为输出驱动器晶体管在导通状态的电阻(ron)造成，当最大处理电压增加时该损耗增加。为降低ron，设计师要么增加输出器件的尺寸，要么对输出器件进行过驱动，然而随着光刻工艺尺寸的减小，实现会变得更加困难。也可以用绝缘栅极双极型晶体管(igbt)来减少大电流下的等效ron。
除了优化驱动器输出级的电流/电压性能，ic设计师需要使寄生电流损耗最小。寄生电流是因为转移电流从应用侧流过器件而产生的。该电流流过内部体二极管，流到高电压电源或从地流出，并导致器件产生额外的功耗。设计师需要确保尽量少的电流分别注入或转移到衬底，或从电源输出，以避免驱动器的损坏(闭锁)。
最后一点值得注意的是，由显示ic实现的逻辑功能越来越重要，每个驱动器芯片输出的不断增加需要逻辑部分的更高逻辑密度和速度。所有的大屏幕直视显示器驱动器在输入端内置控制电路，大多数这些芯片还在输出级集成转换器。因此，需要能实现更有效集成的制造工艺，使得大电压、大电流级与复杂的低电压控制电路在同一个芯片上共存。
电气因素、寄生效应和控制逻辑三个主要因素的组合影响制造工艺的选择。设计师正在努力寻找当前的制造工艺在优势和局限性上的最佳平衡：高压cmos(hv-cmos)、双极cmos-dmos(bcd)以及绝缘硅(soi)技术。
hv-cmos是一种标准的mos工艺，具有用于高压器件的扩展漏极。bipolar-cmos-dmos(bcd)是来自意法半导体公司的专有工艺技术，是双极工艺、cmos工艺和扩散mos(dmos)技术的结合。在cmos和bcd工艺中，组件通过反向偏置二极管进行电气隔离，其硅面积与晶体管工作电压成正比。这称为结隔离。
hv-cmos在表面传导电流，因此需要额外的硅面积来实现漏极和源极触点，bcd使用垂直mos晶体管，具有部分内埋入的漏极电极，电流在晶体管内流动。对于功率要求高的应用来说，采用bcd工艺的双极器件可以产生最高的电流密度。
尽管存在寄生效应，bcd器件可以设计为工作在寄生器件被触发的条件外，即使在最坏情况下，寄生晶体管的增益也被显著地降低。对于指定的器件大小，与采用传统的高电压cmos工艺的厚氧化物上的pmos相比，下沉层和埋入层的dmos结构提供高得多的抗闭锁性能。dmos消除了采用高电压cmos工艺的高增益寄生晶体管的问题，因此对于给定的电流值提供了更稳定、更小的解决方案。
soi采用了电介质隔离的原理，其中的器件被绝缘的二氧化硅(sio2)隔离。与结隔离相比，在soi中的绝缘面积实际上与工作电压无关，在采用相同的光刻工艺条件下不影响总的硅片尺寸。氧化物隔离层避免了电流漏入到衬底，或者从电源转移，并且寄生电容大大地降低，从而产生较低的功耗和更快的工作频率。soi方法提供非常优越的功率管理、更快的开关频率，以及集成igbt器件的选项，这对于采用结隔离工艺来说是不可能的。然而，这些好处需要平衡考虑因为在soi结构顶部额外的硅片层带来的附加成本。
对于当今的大尺寸显示器来说，高电压cmos似乎在更低的电压和电流级别找到用武之地(见图1)。
图1：不同的工艺在电流和电压方面的折衷
在需要大电流的40到100v之间的电压范围，st公司专有的bcd技术能实现高集成度、高电压和低成本的最佳折衷。然而，随着驱动器输出数量的不断增加(最高达256个输出)，寄生效应会相应地成倍数增加，导致功耗增加。
对于电压高于100v的高密度应用，需要在标准bcd工艺中包含soi特性，以在不牺牲集成密度和抑制ic结构中的寄生单元的条件下承受高的电压。通过将硅层与衬底隔离，soi减少了在开关操作中晶体管需要移动的电荷数量，增加了开关速度，相对于cmos工艺芯片减少了开关能量。
st的工艺工程师最近开发了0.32um尺寸的带soi特性的bcd工艺(bcd6-soi)，其目标应用包括90~190v，能保持高于1.4a的电流以及适合实现复杂的系统功能。该工艺能有助于降低显示器驱动器的高电压输出级的尺寸，以及能嵌入新的驱动协议，例如rsds(小摆幅差分信号)，并最终通过集成能量恢复控制(erc)优化功耗。
