电子电路一般都需要一个即使在负载电流发生瞬变时，输出电压也能维持在特定容差范围内的电压源，以确保电路的正常工作。设计工程师必须在理解瞬态响应原理的基础上，利用正确的设计思路才能以较低的成本改善电源的瞬态响应性能。
瞬态定义为“仅维持一段短暂时间的事物"。但是，随着微处理器工作速度和电流需求量的提高，当负载电流发生瞬态变化时，稳压器在指定范围内保持输出电压的能力成为一个广泛存在的困扰。典型cpu芯片的电源规范要求，即使负载电流在几百纳秒内发生20或30a的变化，供电电压仍然要保持稳定，要实现这个性能指标绝非易事。
瞬态响应可能是电子电压调节里最难理解的概念之一。在过去曾有一个曾经有人做出一个完全错误的陈述：“我们新推出的稳压器速度之快甚至可以使你不再需要电容。”事实相反，当负载瞬变时(不管这个稳压器有多快)，你始终需要电容。
总之，为了掌握在哪里投入成本才能提高系统性能和在不牺牲瞬态的情况下怎样节省成本，你需要理解瞬态响应是什么以及它的工作原理。
图1：电流增加负载瞬变的发生
输出电压瞬态响应
所有的电容都含有esr和esl，二者都会对瞬态响应产生明显的影响。在一个增加的电流负载瞬变过程中看到的输出电压与图2中显示的类似。
图2：负载阶跃上升后的vout
esl导致电容两侧的电压下降，该电压强烈依赖于负载瞬变的上升时间：负载变化越快，esl在输出电压波形上产生的"尖峰"就会越大。该尖峰在时间上很窄，这是因为电感仅仅产生一个电压以响应变化着的电流，这可以通过下面的公式得出：
v＝ldi/dt
当负载电流达到新值(il2)时，esl的电压尖峰也就结束。负载电流瞬变的上升时间越短，电感的影响也就越大。大容量陶瓷电容的esr和esl都很低，它们通常用在器件的管脚处，而这些器件对快速上升的负载瞬变有相应的要求。
不管电容提供电流还是吸收电流(用波形上的“esr阶跃”表示)，输出电容的esr都会导致电压降低。尤其要注意的是，这里的“esr阶跃”是指负载瞬变时调节输出端的dc电压变化。这意味着当针对调节电压所必须满足的最大允许"电压容差范围"进行设计时，esr成为一个关键性的考虑因素。
在稳压器的电流源被控制环路调整到新值之前的时间间隔内，esr两侧的分压降低了输出电压(这段时间内cout放电电荷量也会相应有所减少)。
既然这些因素导致调节后的输出电压降到额定值以下，那么输出电压到误差放大器的反馈量使得电流源ireg充分开启，从而迫使输出电压返回到额定电压。输出电压将上升并过冲超过额定值，此时随着环路继续进行调节，输出电压将被调整下降。这种情况下，环路的行为非常精确地反映了相位裕度(环路稳定度)。一个经过较好补偿且相位裕度大于40°的环路，将产生一个迅速消失的瞬变，而且该瞬变中仅包含一个大的偏移(如图2所示)。相对较小的相位裕度会在环路的建立行为上产生额外的“振铃周期(ringcycle)”。图2中的波形显示了一个稳定性方面的"最佳状况"描述，但它并不典型。
当控制环路到达一个新的稳态(此时稳压器的电流源提供的电流是il2)时，输出电容再次停止向电路提供电流。
为什么增/减的负载瞬变不对称？
存在两种类型的负载瞬变：负载电流突然增加，或者降低。前面的例子表明当负载电流突然增加时输出电压如何发生变化。下面的例子将探讨当负载电流突然降低时会发生什么情况(图3)。
图3：电流降低负载瞬变的发生
在这个例子中，负载电流突然从il1降低到il2。因为ireg不能立即降到il2，最初它将继续提供il1大小的电流。既然负载现在吸收更少的电流，那么输出电容必须吸收il1和il2之间的差值，这将迫使cout两侧的电压升高。
如果负载电流迅速下降，它将在esl两侧产生一个电压尖峰，而且经过esr流入cout的电流也将导致一个esr"阶跃"(图4)。在尖峰过后，随着电容从吸收电流(il1-il2)中充电，cout两侧的电压将会升高。
图4：负载突然下降时的vout
既然vout升高到额定值以上，反馈将最终导致控制环路关闭(或减小)电流源ireg。但是既然大多数稳压器都无法将电流吸收到它们的输出端，vout只能按照cout向负载的放电速度再次降到额定值(在ireg被减小或者关闭以后)。但是，一旦vout下冲到额定值，控制环路将重新努力
