1 引言
随着更小、更轻和更有功效的各类手机市场需求增大和pda及别的电子器件的发展，促进了电子封装技术更小型化、更多功能的研发。2002年叠层芯片封装的总生产量为1.5亿套。此类生产量中至少95％是受到移动电话和无线pda的驱动，以及与叠层闪存存储器和sram的组合所致。各类手机成为叠层芯片完美的应用领域。
事实上，日本手机制造商已把叠层式芯片封装技术应用于所有的产品中，到2006年，此市场领域中复合年度增长率为50％～60％，预计此趋势将持续下去。对此阶段全球移动电话市场，prismark公司的预测评估为占15％～24％。作为参考，在2001年销售的手机为3.93亿部。分析家们指出在2006年手机消费的目标为：大大地多于7.85亿部。除了在发达国家中的替换销售之外，在发展中国家手机销售增长幅度极大，特别是在亚洲。
2 叠层式芯片封装技术发展趋势
通常的三维封装就是把两个或多个芯片在单个封装中进行叠层。为了在单个的封装中把芯片进行叠层并连接，已对不同的封装技术进行了探讨。部分技术采用了新的装配工艺，而别的技术使用现存的诸如bga技术和丝焊技术。由于其现存技术的基础结构、灵活性和成本诸方面的优势，丝焊技术是三维封装中最流行的互连方法。
叠层式芯片封装技术最初的形式为两个、三个和四个引线键合的叠层，而用于低容积生产的五个、六个及更多个叠层的引线键合叠层也正在研发之中。叠层式芯片典型状况下的构形，为棱锥体或具有悬臂式设计的同样尺寸的叠层（如图1所示）。目前，薄度为100μm的芯片已在生产，正在开发50μm厚度的芯片。伸出悬臂部分长度为1.1mm的已在生产，已计划生产伸出悬臂长度多达2.0mm的技术。
screen.width-500)this.style.width=screen.width-500;">
由于其封装成本的增加，到2006年为止，预计倒装芯片和引线键合封装的结合仅会占市场的5％～10％。
叠层式芯片封装技术正在驱动很多领域封装技术的发展，包括极低环形丝焊技术、内侧丝焊技术、悬臂式芯片上的丝悍技术、圆片减薄技术、薄基板以及低粘度模塑技术。封装叠层技术，最初是由tessera公司和intel公司研发的，是必须进行评定的一种全新替代技术。叠层式封装涉及到与单个封装中叠层多芯片技术相反的单个封装的垂直方向的叠层技术。
3 圆片减薄技术是关键
芯片减薄技术，在叠层式芯片封装技术方面是至关重要的，因为它降低了封装贴装高度，并能够使芯片叠加而不增加叠层式芯片系统方面的总高度。智能卡和rfid是体现薄型圆片各项要求的重要部分的最薄的单芯片应用形式。典型的圆片厚度约为800μm为，并可安装于引线框架之中或安装于此厚度状况的pbga上。然而，为了维护1.2mm甚至1.0mm的总模塑封装高度，多个叠层芯片的应用要求更有效的减薄技术。圆片减薄技术包括机械式减薄、化学蚀刻和一种称为大气顺流等离子体（adp）的新技术。
圆片减薄最普通的方法，就是传统地从圆片背部去除多余硅所使用的减薄技术。该技术提供高产量，并且可把加工圆片的厚度将到150μm。然而，这种方法通常会留下小的表面缺陷。当今在减薄技术和抛光技术方面，最具有进取性的方法能够得到的厚度约为100μm，而没有蚀刻和等离子体处理过程。这实质上是一种干燥的cmp工艺，背部减薄技术采用了具有氧化物的纤维焊盘。
如果该应用要求圆片的厚度低于150μm，就要使用湿蚀刻技术或等离子体工艺。虽然这些工艺过程较慢并且较昂贵，但是对圆片加工的应力较少，造成的损坏也相对变小。厚度为100μm的芯片生产是有限的，而厚度为75μm甚至50μm的芯片还正在研发中。典型的工艺是进行背部减薄，接着采用湿蚀刻技术，清除最后的15～30μm厚的硅。
4 低外形丝焊技术
高度限制及叠层技术构形增加的复杂性对在叠层芯片应用中的丝悍技术提出了一些特殊的挑战。当芯片厚度增加时，不同线环形层之间的间隙相应减少。需要降低较低层的引线键合环形高度，以避免不同的环形层之间的线短路。环形顶层也需要保持低位，以便消除在模塑化合物外部暴露出焊线的现象。器件最大的环形高度，不应高于保持环形层之间最佳缝隙的芯片厚度。因此，如果芯片厚度为150μm，最佳的环形高度应为150μm或低于150μm。
低外形环形技术的要求，已推动了反向球焊技术使用的不断增长。标准的正向球焊工艺过程，首先把球焊接头置于芯片上，实施向基板的环形移动，再把点焊接头置于引线上。而反向球焊工艺则先把凸点置于芯片焊盘上，形成凸点之后，把球焊接头置于基板上，并把点焊接头置于凸点上（如图2所示）。
screen.width-500)this.style.width=screen.width-500;">
目前几种应用中，多采用标准的球焊工艺，因为标准的球焊比反向球焊更快，并能够得到更细的间距。但是标准的球焊受到环形高度方面的约束。接
