工程师们在设计pcb电源分配系统的时候，首先把整个设计分成四个部分：电源(电池、转换器或者整流器)、pcb、电路板去耦电容和芯片去耦电容。本文将主要关注pcb和芯片去耦电容。电路板去耦电容通常很大，大约是10mf或者更大，而且主要用于特定场合中。
设计一个去耦电容包括两步。首先，根据电气计算电容值，然后将电容放置在pcb上。确切地讲，电容放在离数字芯片多远的地方合适？但人们常常忽略了pcb本身就是去耦设计的一部分。本文将讨论在哪里电路板适合去耦设计。
去耦需求
基本上，电源通过一根导线向数字芯片提供能量。这个电源有可能离芯片比较“远”。电源线为5英寸长的16awg的电线和4英寸长的20mil的走线并不少见。这些导线具有电阻、电容和感应，这些都影响能量的传送。电感和导线的长度成正比，是产生大多数质量问题的原因。
走线需要着重考虑，因为它决定了总的电感和电流流动的环路环路。这个环路环路能够而且很可能会辐射电磁干扰(emi)。
在芯片的旁边放置一个小电源(比如电容)，能让电容到芯片vcc管脚之间的走线长度最小，从而减少环路面积。这能尽量减少由导线电感引起的电压降问题。由于回路环路减小了，所以emi也减小了。
直接把数字芯片u1连接到电源上意味着可能需要几英寸的走线。可以将具有寄生电感l2和r2的电容c1插入到电路中离芯片比较近的地方，距离小于1英寸(图1)。l3是c1和u1之间的导线电感。l1和r1是从电源到电容之间导线的寄生参数。
这样，可将走线长度减小到mil量级，将导线阻抗减小到可以应用的程度。c2在这里非常重要，它决定电源必须供给多少电流。c2代表了u1的内部负载和u1必须驱动的外部负载。当s1关闭时，这些负载连接到电源，并马上需要电流。
电感是电源和开关之间阻抗的主要来源。例如，对于10mil宽度的走线，电阻、电容和电感分别大约是0.02ω/in，2pf/in和20nh/in。这些是用于pcb板的走线(微带线和带状线)和导线的典型数据。当频率大约高于100khz时，感抗jωl是主要阻抗。
因此，增加c1具有两个作用。一是它将减少开关期间，电源和芯片之间的导向电感。这将保护v1(也就是到u1上的vcc)不会减小到低于进行正确电路操作的所需电压值。另外，它可减小高频电流流动的环路面积以及相应的emi。
因此，电容将v1保持住，但需要将v1保持多高呢？这个问题主要集中在器件的噪声裕量，例如最小的电压噪声裕量vnmmin，这个噪声裕量可以存在，并仍允许正确的电路运行。(这有点难以计算，因为实际值依赖于半导体的噪声裕量，近似和电源电压成正比。)根据图1，正确的工作运行意味需要满足下面条件：
vnmmin≥vps?vzmax(1)
在该图中，vzmax完全落在l3上。
电流i也需要考虑。简单讲，这是数字输入所需要的电流，设计工程师必须确保它的供应。因为它是所需的最大电流，imax，因此电源和开关之间的最大阻抗zmax不会大于：
|zmax|≥(vzmax/imax)(2)
从电源到芯片的线路是5英寸长的16-awg导线和4英寸长、20mil宽的走线，它将提供100nh的电感。在某些频率f上，感抗将大于所能容忍的zmax。这个频率将通过变换电感的阻抗方程得到：
fmax=|zmax|/2πl(3)
在这个频率之上，c1不能提供足够的电压来满足器件所需的噪声裕量，信息也无法成功地传输。
去耦电容为pcb上的芯片提供“高频”电流，而电源提供“低频”电流。为确定电容的尺寸，先收集计算fmax所需的信息，在fmax频率上电源供给的“低频”电流开始下降。同时也需要u1负载所需的电流、能成功操作这些器件电压以及转换时间。
为获得这些数值，需要考虑电容器的寄生成分。在转换发生后的很短时间内，u1的主要电源是去耦电容和它的寄生成分??等效串联电阻(esr)和等效串联电感(esl)。esl包括导线电感和电容的电感两个部分，前者是设计工程师试图尽量减少的，后者则是必须容忍的。
为确定去耦电容的尺寸，首先确定数字n和u1必须驱动的容性负载。这个数字和下一个芯片的容性输入以及电压随时间的变化决定了所需的最大电流。可用熟悉的公式i=c×(dv/dt)确定电流，这里为：
是在0v到vps转换期间电压的最坏改变。注意在设计混合电压部分的时候，要使用正确的电压，比如3.3v/5v。
是逻辑器件u1脉冲转换的上升时间。计算上升时间的方法有多种，因此使用最坏情况下的上升时间，或者是最快的上升时间。现在负载下拉的电流必须来自去耦电容，所以用下式计算电容值：
c=i/(dv/dt)(5)
尽管我们现在已确定了去耦电容的值，但是还没有完成设计。
电容布局
接下
