业界功耗最低的、兼容pci express®（pcie®）3.1规范的控制器和phy知识产权（ip）解决方案，它们可以同时极大地降低移动系统级芯片（soc）的工作和待机功耗。经硅验证的synopsys designware® pcie 3.1 ip支持l1低功耗状态，并采用电源开关、分段电源层以及低待机功耗等电源门控技术，使待机功耗低于10 uw/lane。此外，正常供电时，这种新型发送器设计和均衡旁路方案使工作功耗低于5mw/gb/lane，同时还满足了pcie 3.1电气规范。通过提供一种专为提供最低功耗而优化的pcie控制器和phy ip解决方案，synopsys使设计人员能够把主要的功能集成到其soc之中，同时延长移动设备的电池续航时间。
“作为一家加入pci-sig已超过十年的成员，synopsys一直在致力于pcie技术的发展，”pci-sig主席兼总裁al yanes表示。“带有低功耗pcie架构的ip解决方案的soc产品，支持了移动领域的应用。”
支持pcie 3.1技术的designware phy ip超越了必需的pcie通道性能，它采用了多锁相环（mpll）、前馈均衡（ffe）、连续时间线性均衡（ctle）和可编程决策反馈均衡（dfe）等技术来提高高损耗和不稳定通道中的信号完整性。与分离式基准时钟（refclk）无关的扩展频谱时钟（sris）、参考时钟转发、pci express架构聚集和二分等功能为高速soc提供了灵活性和可扩展性。phy支持自动测试设备（ate）的测试功能、小面积和可选的引线键合封装等功能降低了整体bom成本。
作为完整解决方案的一部分，针对pci express 3.1规范的designware控制器ip支持l1低功耗状态、分段电源以及低待机功耗等功能，使待机模式中的漏电功耗降低高达95%，同时，其非常短的退出延迟，支持更短的唤醒时间。为了降低工作功耗，该控制器支持系统级电源管理功能，包括延迟容忍报告（ltr）、优化的缓冲器刷新/填满（obff）和动态功率调整（dpa）。此外，synopsys用于pcie架构的验证ip（vip）与system verilog源代码测试套件结合在一起，可以支持低功耗场景的验证。该vip提供控制方式进出和切换低功耗子状态。它监控低功耗的状态，同时测试套件提供了一套专用的测试方法来验证l1低功耗状态的功能。http://feiyi.51dzw.com/
“更多的功能、更快的性能和更长的电池寿命，正在驱动着消费电子市场中移动设备的演进发展，”synopsys ip和原型营销副总裁john koeter表示。“通过为业界提供最低功耗的pci express ip解决方案，synopsys正在帮助设计人员满足当今移动应用的严苛技术要求，并缩短它们的上市时间。”
供货
用于pcie 3.1技术的低功耗designware控制器和phy ip现在已可以供货。用于pcie 3.1架构的验证ip以及用于pcie 3.1根组件和pcie 3.1端点的designware ip 原型设计套件现在也开始供货。
