一款免费的软件工具，使工程师仅需通过几次简单的点击操作就能够轻松快速的从示波器数据文件中计算出pci express®（pcie®）时钟抖动结果，从而极容易验证pcie规范兼容性，且能减少系统开发时间。silicon labs的时钟抖动计算工具是当前业界首款可用于pcie 1.0、2.0、3.0、4.0规范的标准抖动计算器，免费提供给致力于开发广受欢迎的pcie架构应用的所有人员。该工具设计支持pcie公共时钟和分离时钟架构，面向行业开放，并不仅限于使用silicon labs的时钟产品。
silicon labs针对pcie技术推出的抖动计算工具已经就绪，开发人员可以免费从下方链接下载：www.silabs.com/pcie-learningcenter。
自从十年前pcie作为桌面pc的串行互联接口诞生以来，pcie标准已经发展逾三代，广泛应用于刀片服务器、存储、嵌入式计算、ip网关、工业系统和消费电子产品等。pcie技术也已经用于fpga和soc设备，为系统内传输数据提供了灵活、高性能的数据传输方法。因为pcie规范指定100mhz、±300ppm频率稳定性的参考时钟，但是一些fpga和soc设计内部可能会运行高达250mhz的参考时钟频率，这使得时钟抖动评估成为关键的设计考虑。
pcie技术中的滤波器掩码和抖动计算在开发过程中经常被误解。大多数示波器没有配备必要的滤波器掩码以获得正确的pcie时钟抖动计算，这会产生“为什么测量结果和数据手册规格不匹配”的困惑。开发人员经常报告pcie抖动测量结果高于时钟数据手册规格，这是不正确的测量结果而非设计问题。作为pcie时钟产品的领先供应商，silicon labs公司创建了pcie抖动计算工具来满足这些需求，提供给硬件设计者一款可供下载的实用工具，以便迅速确定被测时钟是否满足pcie抖动要求。
silicon labs针对pcie技术推出的时钟抖动计算工具具有直观的图形用户界面，能够引导开发人员仅需通过几个简单的步骤就能够从示波器数据文件中计算出时钟抖动。该工具包括pci-sig®为pcie 1.0、2.0、3.0、4.0公共时钟和分离时钟参考架构而定义的所有滤波器掩码，支持独立的扩频（sris）和非扩频（srns）技术。用户可以通过简明易读的摘要格式获知抖动结果，无需凭猜测去工作，从而确保系统设计满足pcie规范并且有足够的抖动容限。为了更加方便，用户还可以把抖动计算结果保存为pdf文件以供将来参考。
在相关的新闻报道中，silicon labs已经宣布其时钟发生器和缓冲器满足pcie 4.0规范要求。所有相关的产品数据手册已经更新，以符合pci express基本规范4.0 rev 0.5。
silicon labs计时产品营销总监james wilson表示：“为了能简化计时设计这项工作，我们开发时钟抖动计算工具，使获取pcie抖动测量结果的工作能够变得尽可能快速、容易、精确。作为提供给业界的一项服务，我们将这款极有助益的时钟抖动计算器免费提供给所有从事与pcie数据总线标准相关的开发人员，无论他们是采用哪一家时钟ic供应商产品都可适用。”http://fyddz.51dzw.com/
关于silicon labs的计时产品
silicon labs提供全面的计时产品系列，包括晶体振荡器、压控晶体振荡器、任意频率任意输出时钟发生器、时钟缓冲器、抖动衰减器、网络同步器和pcie gen 1/2/3/4时钟发生器和缓冲器。凭借专利技术的dspll和multisynth技术，silicon labs计时产品提供了最佳的抖动性能、频率灵活性和集成度、最小的物料清单（bom）成本，以及最低的时钟生成和分发复杂度。为了帮助开发人员加快产品上市，silicon labs提供一系列易于使用的工具、快速便捷的定制流程、仅需两周的极短样片交货时间（甚至是定制的产品）
