在这样一个对数字电路处理有利的世界中，模拟技术更多地用来处理对它们不利的过程。但这个现象可能正在改变。
我们生活在一个模拟世界中，但数字技术已经成为主流技术。混合信号解决方案过去包含大量模拟数据，只需要少量的数字信号处理，这种方案已经迁移到系统应用中，在系统中第一次产生了模数转换过程。
模拟技术衰落有几个原因，其中一些是建立在自身缺陷上的。摩尔定律适用于数字电路而不是模拟电路;晶体管可以而且必须做得更小，这有利于数字电路。但这对模拟晶体管的影响并不大，反而器件尺寸越小，模拟器件特性往往越差。器件的小型化一直是这个世界技术进步的关键，在这一点上模拟技术不能跟上时代，渐渐被遗忘了。
工艺技术已经针对数字化进行了优化，这并不奇怪，但这对剩下的模拟元件造成越来越大的压力。产品生命周期中的制造工艺变化和参数退化在模拟世界中更具挑战性。这意味着模拟元件需要比数字元件更多的分析和巧妙的设计。
模拟技术仍然被认为是一种艺术，而且自动化并没有以数字方式迁移到工具中，这意味着模拟生产力继续下降。我们正在发现在芯片中，即使是非预期的模拟内容也占据了soc表面积很大的一部分，而且模拟器件的设计需要很长时间，也要承担风险。
讽刺的是，随着数字设备越来越小，芯片越来越大，soc设计的几个方面开始看起来更像是模拟问题。时钟和功率分配正在迅速成为模拟问题。芯片依赖于phy电路移动围绕系统移动数据，这些是模拟电路的特点。
对于不能兼容模拟内容的芯片(基本上也就意味着所有芯片)，上述几个方面仅仅是为什么摩尔定律无法实现芯片总面积、功率、性能提升的部分原因，缺乏对模拟信号和器件的关注，这是数字芯片现在付出代价的原因。
业界对这一趋势没有任何论据。morton cto首席技术官oliver king表示：“领先的高级工艺非常适用于逻辑密度和性能设计，因此模拟电路必须遵守设计规则所带来的限制。同样的情况是，这些过程的建模并没有针对模拟设计进行优化。”
西门子商业顾问公司的产品营销经理杰夫·米勒补充说：“小功能尺寸的先进工艺节点设计确实可以满足大规模数字逻辑的需求。低电压、低功耗和地成为的逻辑晶体管是促进摩尔定理继续想数字方向发展的关键因素。然而，对于模拟设计团队来说，将其用于越来越小的特征尺寸的好处并不能转化。虽然在16nm及以下确实有很多模拟设计正在使用finfet和多模式化的工艺节点，但这通常是允许大数字和模拟(元件)在同一个芯片(die)上共存。”
工艺技术
有迹象表明，随着摩尔定律的放缓，这种情况可能会发生变化。synopsys的tcad产品营销经理ric borges说:“创造工艺设计的公司有它们自己关注的三个重要方面。成本是非常重要的，而且必须与性能、功率特性和可靠性相平衡，一些诸如汽车和医疗之类的应用，在可靠性方面非常严格，而其他应用则不那么严格。”
borges指出，有很多模拟工艺使用较大的功能尺寸。“很多人仍在180和130nm尺寸内制造。在该基准线内，可能存在解决不同功率或电压水平的衍生物。”
可能需要不同的思考方式来解决问题。“高电压晶体管的尺寸往往没有得到很好的优化。” microsemi的集成电路工程总监mathieu sureau说：“在某些情况下，铸造厂可能只会提供比我们需要的更高的给定电压击穿，这让我们面临两个选择 ——不去做任何改变，我们将面临尺寸损失;或者开发我们自己的器件，但这不是最佳方案，因为我们需要验证它的可靠性。”
混合信号通常必须利用更多的现代工艺来获得必要的数字密度。synopsys产品营销副总裁tom ferry说：“我们开始看到工艺技术公司采用数字28nm制程并创建衍生产品。这些是针对具有比传统28nm技术具有更多模拟或功率内容的特定设计。”
模拟设计规则可能包含额外的复杂性。miller指出：“在聚焦数字化的工艺节点中，设计规则主要是保证可制造性和产量。在模拟技术中，通常还有其他设计规则用于捕获许多‘模拟效应’，例如良好的邻近效应(proximity effects)、应力效应(由于sti等)和模式变化(proximity effects)效应。它们可能导致晶体管尺寸大于最小可制造尺寸，用于精确或匹配区域。换句话说，模拟技术通常会模拟高级节点中更大特征尺寸的工艺，从而进一步降低了模拟模块的工艺缩放的优势。”
但是存在一些问题，有人从中看到了机遇。sureau指出：“guarding / latchup准则/ pdk规则对于许多设备通常很差或不存在。这为设计团队提供了可能获得优势的空间，或者至少与其他团队有所区别，关键在于他们如何以最优化的方式克服这些问题。”
synopsys认为， tcad技术越来越多的使用帮助代工厂优化和生产衍生产品工艺技术。tcad采用晶体管的物理表征，并对晶体管的制造组装进行了物理描述。然后，一旦定义了物理结构，就可以进入设备模拟来分析性能。“它还可以确定如何修改制造过程，以便能够实现我想要在我的产品中使用的一些器件级或电路级特性，” borges解释说，“这可以在任何晶圆被创建之前完成，并且可以显着缩小我们需要探索的空间。然后，您可能需要进行一些晶圆运行来验证仿真是否正确。这可以做得更快，因为有很多不合理的部分已经被消除了。”
竞争格局
随着我们迁移到finfet，数字电路再次受到青睐。“为7nm的 finfet数字设计pll非常困难。”ferry说“模拟设计很难。 finfet主要用于数字化。”
miller证实：“finfet对模拟来说并不是很友好。设计人员仅限于少量设备尺寸，互连寄生效应往往更难解决，而且还需要考虑更多与layout相关的效应，必须实现设备之间的良好匹配。”
随着汽车成为半导体消费大户，未来可能会有好消息。 “通过tcad，工艺设计公司可以了解它们对于plls和其他模拟部件的工作效果。”ferry说：“随着芯片进入汽车市场的模拟内容越来越多，可靠性也越来越重要，因为它们的市场越来越大，所以我们会有更多的类型。 今天汽车设计的芯片比五年前要多。 这使得他们值得投资更多的钱，以便获得更多的生意。我们需要平衡这个郭晨，以满足集成部件的数字和模拟需求。”
需要大量模拟芯片的芯片，包括传感器、电源管理、集成mems和成像应用等组件，并不急于获得数字支持的最新节点。许多这些组件中需要与高电压相互作用，对噪声非常敏感，并受益于标准逻辑过程中无法获得的特殊器件类型和隔离技术。 miller说：“这导致了专门从事模拟能力的“超摩尔” 工艺节点的兴起。这些技术是新的工艺风格，但应用于更大的特征尺寸(高达180nm!)，并且支持双极晶体管、高压dmos器件(一些器件能够处理超过100v!)，以及埋井和其他隔离策略，允许高精准模拟与嘈杂数字共存。 当模拟是设计的关键需求时，我们看到很多客户选择这些工艺。”
分出胜负
已经开发了设计技术来帮助模拟电路克服其中的一些问题。例子包括后期校准和模拟电路的数字辅助，以动态调整变化。 这些不是免费的。 数字补偿的一个例子是流水线adc。 这具有计算开销和数字的延迟，意味着补偿比纯模拟实现更慢，并增加了总功耗。
在技术节点上也可能有妥协的余地。“对于混合信号设计来说，数字内容庞大，但这不足以证明跳转到finfet的合理性，我们看到大量针对65nm的设计是一个不错的中间位置。” miller说：“对于需要一些射频功能的设计，例如针对iot边缘设备市场的设计，这一点尤其如此。”
可靠性
老化模型(aging models)已经基于数字电路开发，并且在生命周期中，对模拟/ rf可靠性的关注不多。对于必须保证产品寿命的汽车和医疗应用来说，这可能会成为一个更大的问题。许多模拟电路依赖于匹配，这意味着如果两个组件老化程度和方式不相似，则会产生其他问题。这可能导致更频繁的重新校准，也可能导致更复杂的设计。 如果器件无法重新连接到测试仪进行校准，也可能意味着芯片或系统需要额外的复杂性。
较小的几何形状具有更多的可变性。“由于我们能够以大量的细节来模拟制造工艺，所以我们可以在制造工艺流程中注入可变性”，borges说：“随着规模的不断扩大，这一趋势正变得越来越重要。通常，对于与数字相关的模拟应用，如设备匹配来说，这些效果变得更为重要。需要精心设计的过程来实现着一些功能。”
必须注意，不需要对这些模型产生太多的悲观情绪。“重要的是保持相关变异的来源，因为实际上，一些变异性来源可能在某种程度上互相抵消。”他说。
结论
业界长期以来对数字化的关注已经导致模拟技术被尽可能地挤出圈子，但模拟总是必须的。今天，当模拟内容很重要是，对于这个问题的答案是，留在较大的节点上，但是代工厂的额外努力可能产生一些更好的折中方案，允许数字和模拟可以集成而不会有不公平的偏见。汽车可能是推动这一趋势的行业。
来源：电子产品世界
