at91sam9263嵌入了一个基于200 MIPS（每秒百万条指令）的ARM926EJ-S微控制器（MCU），从而解决了在图形界面、数据密集型应用（比如联网的医疗监测设备和GPS导航系统）中基于ARM9的传统微控制器遭遇的瓶颈问题。
at91sam9263采用了27条DMA（直接存储器存取）通道，包括Atmel 18通道的PDC（外围直接存储器存取控制器）、一个9层的总线矩阵以及用于数据/指示TCM（紧密耦合式内存）的两条其他的总线，以便增强CPU性能并提供高达41.6 Gbps的片上数据传输速率。两个EBI（外部总线接口）支持十亿字节以上的外部内存。
人机接口。片上人机接口外围设备包括一个相机接口、TFT/STN LCD控制器、一个6通道音频前端接口（AC97）、I2S和一个2D图形协处理器，该处理器可减轻CPU的画线、区块传输、多边形填充和剪辑功能负担。
联网和通信。联网外围设备包括一个12Mbps的USB主机和设备、10/100 Ethernet MAC（以太网媒体接入控制器）以及1 Mbps CAN（控制器局域网）。另外还有四个USART（通用同步/异步收发器）、两个50 Mbps SPI（同步平行接口）、CompactFlash、SDIO（MCI）和一个TWI（双线接口），该TWI能被连接到诸如GPRS调制解调器和Wi-Fi等有线和无线通信模块上。
外围的DMA控制器使从外围设备到内存的数据传输无需使用CPU——基于ARM9的传统处理器通过发出装载-存储指示（要求至少80个CPU 周期）实现内存和外围设备之间的一个字节的数据的传输。这些处理器以200 MHz（总线频率为100 MHz）运行，即使在内存管理单元和指示/数据缓存控制器都被激活的状态下，它们通常也会在传输达到约20 Mbps时达到其功能极限。
Atmel的at91sam9263整合了18个简单、硅高效（silicon-efficient）、单一周期的外围PDC、五个DMA控制器（拥有对USB主机的突发模式支持）、Ethernet MAC、相机接口、LCD 控制器、2D图形控制器，以及一个内存到内存的DMA控制器（支持突发模式、分散聚集和链表）。DMA控制器彻底减轻了外部串行端口和内存之间的数据传输负担。当传输速度为20 Mbps时，Atmel的SAM9263仍然有88%的MIPS可用于应用执行。
11层的总线和96千字节的片上SRAM（静态存储器）消除了带宽瓶颈。Atmel在AT92SAM9263上配置了11条总线和96千字节的片上暂存SRAM。该SRAM可被部分地设定为紧密耦合式数据和指示内存。这些总线可提供多条并列片上传输通道和总计41.6 Gbps的片上带宽。
两个EBI使ARM9 CPU和图形处理器可同时、并行工作。at91sam9263拥有两个EBI：一个是系统内存接口，另一个则是人机接口。第二个接口使LCD控制器和CPU无需共享内存，同时使可用的CPU MIPS增长20%到40%。
【at91sam9263芯片资源】
1、融合了ARM926EJ-STM ARM THUMB的处理器
-DSP指令扩展，用于JAVA 加速处理器的JAZELLE技术
-16K字节高速缓冲器，16K字节指令高速缓冲器，写缓冲器
-在220MHZ 220MIPS
-内存管理单元
-EmbededICETM，调试通讯信道支持
-中等规模的执行内嵌式宏单元结构
2、总线矩阵
-9个32位层矩阵，允许片上总线带宽合计达28.8Gbps
-引导模式选项，映像命令
3、嵌入式内存
-一个128K字节的内部ROM，以最大总线矩阵速度实现单周期访问
-一个80K字节的内部SRAM，以处理器最大速度或最大总线矩阵速度实现单周期访问
-一个16K字节的内部SRAM，以最大总线矩阵速度实现单周期访问
4、双外部总线接口（EBI0-EBI1）
-EBI0支持SDRAM，静态内存，使能的ECC Nand Flash 和compact Flash。
-EBI1支持SDRAM，静态内存，使能的ECC Nand Flash。
5、DMA控制器
-充当一个总线矩阵主控器
-内嵌两个单向信道，这两个信道具备编程优先权、地址产生、信道缓存和控制。
6、20个外设DMA控制器信道
7、LCD控制器
-支持主动或被动显示
-在TFT模式下每个像素最大可以24bit，在STN彩色模式下每个像素最大可以16bit。
-在TFT模式下最大可以16M彩色，分辨率可达2048X2048，支持虚拟屏幕缓存。
8、2D图形加速器
-直线拖动，块转移，多边形填充，剪切，命令排队。
9、摄像传感器接口
-ITU-R BT.601/656外部接口，可编程帧捕捉速率。
-12bit接口，可以支持高灵敏度传感器。
-SAV和EAV同步，preview path with scaler，YcbCr格式。
l0、USB2.0全速（12Mbit/秒）主机双端口
-双片上收发器
-集成的FIFO和专用的DMA信道。
l1、USB2.0全速（12Mbit/秒）设备端口
-片上收发器，2，432字节可配置的集成DPRAM。
l2、10/100 Base-T以太网MAC
-独立的媒体接口或简化的独立的媒体接口。
-有用于接收和发送的28字节FIFO和专用的DMA信道。
l3、全部特性的系统控制器，包括
-复位控制器，停止控制器。
-20个32bit电池后备寄存器，总计达80字节。
-时钟发生器和电源管理控制器。
高级中断控制器和调试单元。
周期间个计时器，看门狗计时器和双实时计时器。
1）复位控制器（RSTC）
-基于两个上电复位单元，复位源识别和复位输出控制。
2）停止控制器（SHDWC）
-可编程管脚控制和唤醒电路。
3）时钟发生器（CKGR）
-32768Hz低耗电振荡器用于后备电源供应，提供一个永久的低速时钟。
-3-20MHz片上振荡器，两个最大240MHz的PLL。
4）电源管理控制器（PMC）
-较低时钟运行模式，软件可编程电源优化容量。
-4个可编程外部时钟信号。
5）高级中断控制器（AIC）
-可单独屏蔽，8级优先权，矢量中断源。
-两个外部中断源和一个快速中断源，虚假中断保护。
6）调试单元（DBGU）
-2线UART并且支持调试通讯信道，可编程ICE存取阻止。
7）周期性间隔计时器（PIT）
-20bit间隔计时器加12bit间隔计数器。
8）看门狗计时器（WDT）
-加密保护，仅一次性编程，视窗化的16-bit计数器运行于低时钟
9）两个实时计时器（RTT）
-带有16-bit预分频器的自由备份计数器运行于低时钟
l4、5个32-bit并行输入/输出控制器（PIOA，PIOB，PIOC，PIOD和PIOE）
-160可编程的I/O线同时传输于外部设备2 I/O
-每一条I/O线的信号输入、改变、中断性能
-个别可编程的漏极开路输出、上拉电阻、同步输出
-16全面可编程信息目标邮箱，时间戳计数器
l5、两个多媒体接口卡 （MCI）
– SD卡/SDIO 和 MulTIMediaCard 驱动
– 自动化协议控制和用PDC快速自动化数据传输
– 每一控制器带有两个SD卡槽支持
l6、两个同步串行控制器（SSC）
–每一个接收器和转换器有独立时钟和帧同步信号
– I2S模拟接口支持， 时间分区同步传输支持
– 以32-bit数据转换器高速持续数据流性能
l7、一个AC97 控制器 （AC97C）
– 6-频道信号 AC97 模拟前端接口，插槽分配
l8、3个通用同步和异步收发器 （USART）
– 独立的波特率发生器， IrDA红外线调制、解调，曼彻斯特编码、解码
– 支持 ISO7816 T0/T1 Smart 卡，硬件握手信号， RS485 支持
l9、两个主从串行总线接口（SPI）
– 8到16-bit 可编程的数据长度，4个外部总线芯片选择
– 每秒 90Mbits速度的同步通信
20、一个3频道的16-bit 计时器和计数器（TC）
– 三个外部时钟输入端， 每个频道提供2个多功能 I/O 插口
– 双 PWM 发生器， 原理图攫取，波形攫取模式，连接、断开性能
2l、一个四频道16-bit PWM 控制器WMC）
22、一个两线接口 （TWI）
– 主模式支持，支持所有的 Atmel EEPROMs
23、所有数字引脚的IEEE 1149.1 JTAG边界扫描
24、电源供应
–VDDCORE 和 VDDBU 电压为1.08V 至1.32V
–VDDOSC 和 VDDPLL电压为 3.0V 至 3.6V
–VDDIOP0 （外设I/Os）电压为2.7V 至 3.6V
–VDDIOP （外设 I/Os）电压为11.65V 至 3.6V
–VDDIOM0/VDDIOM1 可编程电压为 1.65V 至 1.95V 或者 3.0V 至 3.6V （内存 I/Os）
at91sam9263 CAN驱动调试心得
之前调试CAN设备，一般用的是一个从淘宝上买的USB转CAN的调试工具，100K -- 800K波特率基本没有什么问题，我们也就没有过多的去考虑一些细节的问题。忽一日，某客户说我们的CAN驱动有问题，跟他们的CAN调试设备通信不上，疑虑ing.遂带工具前往之，试之，果然。。。。
遂借其CAN调试工具回来捯饬，久未果 查其为ZLG公司的产品，遂前往之。遇到周立功公司一个大牛，CAN专家，号称没有他解决不了的CAN问题，事实证明，却是有料，周立功公司的CAN 分析仪就是他们一帮人弄的，现在不做研发，转做服务了。拿Can分析仪查之，发现我们的CPU发出的CAN波形 波特率对不上，虽然设置为500K，可是由于CPU时钟频率非常规频率，分频以后，CAN时钟再512K左右，ZLG公司的CAN调试工具是标准品，他们一般要求时序是比较严格的，所以我们的设备跟他的调试工具之间通信通不上，但是网上购买的USB转CAN的调试工具则将SJW域设置的比较大 3或者4 左右，可以跟大部分的CAN通信上，即使是对方的CAN波特率不精确，存在比较大的误差。
CAN问题绝大部分呢，应该就是出在波特率的精确度上，但是一般情况下没有那么精准的测试仪器，所以搞的大家一头雾水。适当调整SJW 同步跳转宽度的大小，可以一定程度的解决这个问题，但是不是最佳的解决方案。虽然现象上看到，哦，通信正常了，我发的包对方可以收到，对方发的数据包我也可以收到，但是，事实是，这里面有了多次的重发，得益于CAN协议，重发，应答等等。
下面简单描述下CAN波特率的分析
比如说500K波特率，一个比特被分为16个时间因子
500K * 16 = 8M
所以CAN时钟应该尽量使8M的倍数。误差尽量小。
同理推算其他波特率跟时钟的对应关系。
在我们的9263应用中，MCLK = PLLA/2，CAN时钟从MCLK分频而来。
所以PLLA的取值应为16M的整数倍。我们的PLLA一般设置再200M---150M，所以PLLA可取192M 176M 160M等。
WinCE下设置就比较简单了，Eboot启动后，空格可以进入eboot配置菜单，可以直接设置CPU的主频 跟 分频，不赘述。
裸奔的程序 则需要自己去设置倍频跟分频系数，从ATMEL官网下载了PLL计算工具，帮了不上忙，可能没有那么精准，但是尽量接近就好。
#define BOARD_MCK （（16367660 * 98 / 10） / 2） /*160M*/
如上设置为160M的设置
除了这个宏定义的修改以为，在board_lowlevel.c中也需要做一些修改，
#define BOARD_MULA （AT91C_CKGR_MULA & （97 《《 16））
#define BOARD_DIVA （AT91C_CKGR_DIVA & 10）
就是那两个系数，注意分频系数不变，但是倍频系数减一了，原因看数据手册就明白。
原来以为这样就可以了，可是还有一个地方忽略了，看代码
void LowLevelInit（ void ）函数中
void LowLevelInit（ void ）
{
……。
#if ！defined（sdram）
/* IniTIalize main oscillator
初始化主振荡器，时钟等一系列操作
#endif //#if ！defined（sdram）
。。。。。。。。。。。
}
整个过程包含在了对sdram宏的判断内，如果定义了sdram则不做下面的处理，乖乖，你不做这个处理怎么可以呢，遂注释掉上面两个宏定义。
这个宏定义不是在文件中定义的，而是在编译器的工程设置里面，
OpTIons-àC/C++ Compiler Preprocessor选项卡，最下面 Defined symbols
也可以直接把sdram去掉。
一直在纠结SDRAM的初始化是在什么地方进行的？
调试心得之关于SPI启动的问题
到底是什么问题呢：SPI DATA FLASH本身的质量有问题造成的。
反映的现象是：从SPI DATAFLASH的0地址读取数据是没有任何问题的，但是如果从中间任何一段读取数据，就有严重的地址偏移问题。
调试过程及步骤如下：
原来认为是CPU（AT91SAM9263有A版本和B版本）版本有问题，造成无法读取FLASH造成，反馈的现象是：
当DATA FLASH启动后，会将第一段代码EBOOT.nb0，存放于DATA FLASH的0X5000偏移地址，加载后，会进行WINCE的引导。
但是实际结果是：
================================= 》RomBOOT 》RomBOOT 》RomBOOT 》
INFO： Low Level Init： OK StarTIng main… AT45DB321 …
Load CE-BOOT from Flash to SDRAM Jumping… -
==================================
从现象上看，DATA FLASH已经找到了，也就说明SPI线路是正确的，但是为什么读的数据有问题呢？
怀疑问题有如下几个：
第一：DATA FLASH的SPI本身硬件有问题，可能存在干扰。
第二：在从DATA FLASH拷贝数据到SDRAM中，出现错误，数据不正确，SDRAM初始化有问题。 第三：因我们的SPI线路和以前的版本不同，采用了MAX3002进行了隔开，怀疑MAX3002本身造成SPI线路的 不稳定。
第四：CPU版本有问题，AT91SAM9263从A到B版本，SPI已经改过了，就我知道的是AT91SASM9263 B版本的SPI，需要两次复位才可以工作。
一个一个怀疑的问题进行验证：
一：SAM BA 2.8可以对SDRAM进行初始化，都可以进行读写，说明SDRAM本身硬件上无问题。
第二：DATA FLASH ，SAMBA 2.8都可以进行读写，也无任何问题，同时启动代码可以正确执行。那么就应该可以证明SPI部分是能够工作的，但是问题在于AT91SAM9263 B版本内部的ROM BOOT和AT91SAM9263 A版本的ROM BOOT有不同，那么就证明说：在SPI这个部分的初始化部分做了修正。所以，找到AT91SAM9263 B版本的SPI部分的ERR DATA SHEET。找问题。改了半天代码，问题还是依旧。
第三：实在没有办法了，2008年11月18日，找到百特的雷工，初步认定是CPU版本的问题，我自己认为自己的代码水平比较落后，请求雷工帮忙，最后验证结果如下：
从DATA FLASH读出的数据，放到SDRAM后出现了问题，我们以前的老板子，是无问题的。可以正确将数据从DATA FLASH读出来，然后，显示在串口上。每次从DATA FLASH中读10个字节，发现读出来的数据每次都是一致的，但是就是不正确。
没有办法，雷工也是好久没有写代码了，只好约好第二天，到白特找他们的工程师刘工，刘工是我老乡，真的够朋友，那天晚上搞到半夜，最后验证出来，现象是：从DATA FLASH偏移0X8000地址中读取的数据放到SDRA M中，某一个位置找到差不多的数据。最后给出结果：可能是AT91SAM9263 B版本可能有问题，但是最大的问题是：SDRAM工作后，影响了SPI的稳定性。
第四：太晚了，大家都各自回家了（这个时候我找百特定好了A版本的CPU，说是他们现在没货，第二天能送来），实在是没有任何头绪了，没有办法，赶快定了CPU，AT91SAM9263 A版本，恰好，百特没有货，他们老板从香港定来后，我们拿到，赶快去贴上，这个过程不过是1天的时间，下午了，下午3点就搞好，带上测试软件，跑到李工（我们焊接的师傅）那里，把工具全部架好，一测试，郁闷死了，竟然还是不行。天呀……
第五：看来A版本也不行，那只能怀疑是板的布线有问题了，因为没有别的办法可以想了，这个时候，我反倒放松了，因为我认为问题已经找到了。但是，到底是SPI的哪条线受到了干扰呢？我对百特刘工的话深信不已。实在没有办法，上午我赶快拿着A版本的板子跑到百特，找到刘工，（想把他验证的结果再重演一下，刘工改了半天，发现是从DATA FALSH的0地址，读出来数据放到SDRAM中是无问题的，一直也怀疑SDARM初始化有问题）根据这几天的测试结果，发现有一个疑点，我发现A版本的芯片，我写了一个小程序，从DATA FLASH中读取数据放到SRAM中也是不正确的。而且，和以前的测试结果完全一样。一直怀疑和芯片有关系，现在看，可以完全排除芯片AT91SAM9263的问题了。
第六：从DATA FLASH中读取数据放到SRAM中也是不正确的（我把SDRAM关闭了），我就推翻了刘工说的SDRAM对SPI DATA FLASH有干扰想法。
刘工发现是从DATA FALSH的0地址，读出来数据放到SDRAM中有大部分是相同的，这次把代码全部恢复过来，把DATA FLASH的0地址的数据放到0X23F00000（LINUX引导程序U-BOOT的地址）-0X8000的位置，这样，就可以保证在0X23F00000的位置上，有正确的U-BOOT程序。但是，等程序运行起来，还是没有得到正确的启动结果。有可能是有部分数据读出来后，还是有不正确的。
第七，实在是没有办法了，我们开始怀疑DATA FLASH有问题，恰好，我也问过我们的LISA（LISA是我们的采购，我原来一直认为这个DATA FLASH是从百特采购的，最后发现这个东西是从市场上采购来的，我很晕了，但是当时问LISA的时候，我没有放在心上，LISA说这个芯片是原装的），恰好我带上了一个我们老版本的板子，将老版本的板的DATA FLASH换上去后，完全OK了。
