主控制板的硬件系统结构
图3-3硬件结构框图
大型LED显示系统的主控制板应该能够完成以下功能：
（1）接收PC端发送来要求显示的点阵码以及显示模式并且存储。
（2）根据显示模式对原始点阵码进行排序，以符合DMA的传输数据要求。
（3）将排序好的点阵码映射到LED显示屏相应显示位置的列数据锁存器并且控制行驱动循环扫描显示。
根据系统要求，以及未来扩展需求，系统结构框图如图3．3所示。本系统设计采用核心板和接口板分开设计的方式，增强了系统应用的灵活性和可扩展性。其中图中虚线框内为核心板，虚线框外为到LED显示屏的接口板。核心板完成任务（1）、（2）、（3）。接口板完成逻辑电平转换、译码、锁存等逻辑功能以配合核心板完成任务（3）并且驱动输出信号。
采用并行DMA数据传输可选择MCU加DMA芯片和具有内部DMA控制器的CPU两种方案，从系统结构和成本以及开发复杂度方面考虑，后者更加合理。由于使用硬件DMA并行传输列数据，将LED显示屏上的一系列同行列数据锁存器视为一段连续的存储单元，由于并行数据传输LED显示模块电路结构并不能完全满足16bit并行DMA数据传输的要求，而又为了能使上代的LED显示驱动模板产品仍能使用，列显示数据需要根据显示模块电路结构及并行DMA数据传输方式重新排序，并以重序排列格式存放在指定的显存地址中．当在静态显示模式时，重新排序的数据量并不大，但当动态模式显示时（如上滚显示时），重新排序的列数据以页面的方式存储在显存内，这样将占用大量的存储空间，甚至达到几十M字节．若使用SRAM作显存成本太高，体积太大，使用廉价大容量的SDRAM可以很好的解决该问题，但由于SDRAM的电路特点【2I】，必须在系统中有SDRAM数据刷新控制器。为减小系统成本和系统复杂度，期望找到自带外部存储控制器的微处器。出于上述考虑于是本系统设计选择使用三星公司ARM7TDM【田】内核具有内部DMA控制器和SDRAM存储控制器的S3C44BOX作系统的主控制器；廉价大容量的SDRAM选择使用4Mxl6Bit&TImes;4Bank的K4S561632D，它对于512x256（8平方米）的单色屏来说完全满足要求了。
由于S3c44BOx自身不具有非易失性存储器，所以必须外接非易失性存储
器来存放代码及需要保存的点阵码和显示的控制信息。考虑到点阵码和显示控制信息会经常更新，所以非易失性存储器需要能够电重复擦写，由于原始点阵码的数据量可能很大（几百kByte），并考虑到系统的升级选择使用IMxl6Bit的SST39VFl601作系统的代码数据存储器，在本系统应用中SST39VFl601的IM&TImes;16Bit存储空间分为代码部分与原始点阵码部分。
3．2．2存储空间配置
图3--4系统存储空间分配图
ARM微处理器的理论寻址空间是4GB，采用统一编址的方式，将系统的各类存贮器（如FLASH、SRAM、SDRA~D、外设、特殊功能寄存器都映射到该地址空间［231．为了便于管理，又将地址空间划分为若干小块，每一个小块称为一个存贮器组（MEMORYBANK），通常由硬件电路提供每一个存储器组的选择信
号．S3C44BOX提供一共256MB的地址空间，分为8个组，每组地址空间为32MB，S3CA4BOX的［nG-CSo～nGCS7l弓l脚就g分别选通这八组地址空间的选通信号引脚田】。本系统设计存储空间分配图如图3．4所示．
主控板的存储空间映射如表3．1所示：
表3-l存储空间分配表
LED显示屏所占的存储空间由LED的横向级联屏数决定，如对于512“256的屏体，横向级联数是8，存储空间为：16*8*16bit共256Byte，可以看出为LED屏留出的地址空间是绰绰有余了．
主控板的FLASH地址范围从0x00000000到0x00200000，共2Mbytes。其空间范围被分为两个区域用途见表3-2．
表3-2FLASH功能空间分配表
